Berezka7km.ru

Березка 7км
0 просмотров
Рейтинг статьи
1 звезда2 звезды3 звезды4 звезды5 звезд
Загрузка...

Классификация запоминающих устройств ЭВМ

Классификация запоминающих устройств ЭВМ

ЗУ предназначено для приема, хранения и выдачи информации, представленной двоичным кодом.

БИС ЗУ условно подразделяют на 2 класса:

1- оперативные ЗУ (ОЗУ);

2- постоянные ЗУ (ПЗУ).

БИС ОЗУ – предназначены для построения основной памяти цифровых систем, в которой хранятся программы и массив данных, определяющие текущий процесс обработки информации.

Отдельную группу в этом классе составляют сверхоперативные ЗУ (СОЗУ), быстродействие которых соответствует скорости работы процесса система.

ПЗУ – служат для хранения информации, содержание которой не изменяется в процессе работы системы. ПЗУ предназначены для хранения постоянных массивов информации – стандартных подпрограмм и микропрограмм, преобразователей кодов, генераторов символов, констант, табличных значений различных функций и т.п.

В зависимости от способа занесения информации, т.е. программирования, различают три основные разновидности БИС ПЗУ:

1. ПЗУ с масочным программированием (фотошаблонами) (ПЗУМ)

2. Электрически программируемые ПЗУ (пережигание перемычек током) (ППЗУ)

3. Репрограммируемые ПЗУ (ультрафиолетом, запись и стирание током) (РПЗУ)

БИС ОЗУ и ПЗУ состоят из накопителя информации (НК) и схем управления (СУ).

НК предназначен для хранения информации и представляет собой матрицу ЗЭ, реализуемых на логических схемах или отдельных транзисторах (диодах).

В качестве схем управления применяют дешифраторы (ДШ), адресные формирователи, усилители считывания и записи, схемы синхронизации и местного управления, а также схемы, обеспечивающие согласование БИС ЗУ по логическим уровням с другими типами ИММС (ТТЛ, И 2 Л, ЭСЛ и др.)

По принципу построения НК информации БИС ЗУ строятся со словарной организацией (однокоординатной выборкой) или матричной организацией (двухкоординатной выборкой).

Метод словарной организации выборки применим только в БИС с небольшим кол-вом ЗЭ, что обусловлено сложностью построения ДШ с числом входов, равным числу ЗЭ.

Структурная организация ЗУ ЭВМ

Как известно, ЗУ служат не только для хранения информации, но и для обмена ею с другими цифр. устр-вами.

Важнейшие параметры при организации ЗУ находятся в противоречии. Так, например, большая информац. емкость не сочетается с высоким быстродействием, а быстродействие, в свою очередь, не сочетается с низкой стоимостью.

В иерархии памяти ЭВМ можно выделить следующие организационные уровни:

Регистровые ЗУ, находящиеся в составе микропро-цессора или других устр-в.

– Кэш-память – служащая для хранения копий информации, используемых в текущих операциях обмена. Высокое быстродействие кэш-памяти повышает производительность ЭВМ (кэш-память может принадлежать и МП).

Основная память (ОЗУ, ПЗУ) – работающая в режиме непосредственного обмена с процессором и по возможности согласованная с ним по быстродействию. Исполняемый в настоящий момент фрагмент программы обязательно находится в основной памяти.

Специализированные виды памяти, характерные для некоторых специфическиих архитектур (буферная, ассоциативная, видеопамять и другие)

Внешняя память – это ЗУ для хранения больших объемов информации. Обычно эта память реализуется на основе устр-в с подвижным носителем информации (магнитные, оптические, магнито-оптические и др.).

Организац. параметры ЗУ

– Инф. емкость – max возм. объем хранимой информации. Выражается в битах или словах. Бит хранится запоминающим элементом (т.е., например, триггером), а слово или слова (8, 16, 32, 64, 128 и больше бит) – запоминающей ячейкой (модулем) или группой ЗЯ, к которым возможно лишь одновременное обращение. Добавление к единице измерения множителя "К" (кило) означает умножение на 2 10 = 1024, а множителя "М" (мега) – умножение на 2 20 = 1048576.

Организационная емкость ЗУ – это произведение числа хранимых слов (строк) – на их разрядность.

Быстродействие ЗУ оценивают временем считывания, записи и длительностью циклов чтения/записи.

Основные организационные структуры ЗУ

Для статических ПЗУ и ОЗУ характерны следующие структуры: 2 D , 3 D , 2 DM .

Рис. 1 0 . Структура ЗУ типа 2 D .

В структуре 2 D ЗЭ организованы в прямоугольную матрицу размерностью M = K · m , где M – информационная емкость памяти, K – число хранимых слов или число строк, m – их разрядность.

Дешифратор ( DC , ДШ) адресного кода при наличии разрешающего сигнала " CS " (сигнала выборки микросхемы) активизирует одну из выходных линий, разрешая одновременный доступ ко всем элементам выбранной строки, хранящей слово, адрес которого соответствует номеру строки. Элементы одного столбца соединены вертикальной линией (внутренней линией данных, иначе называемой разрядной шиной (РШ) записи/считывания). Элементы столбца хранят одноименные биты всех слов.

Направление обмена определяется усилителями чтения, записи под воздействием сигнала RW ( Read – чтение, Write – запись).

Недостатком структуры 2 D является то, что с ростом емкости памяти чрезмерно усложняется дешифратор адреса, т.к. число выходов ДШ равно числу хранимых слов. Например, для хранения 1 Кбит требуется ДШ с 1024 выходами.

Структура 3 D позволяет резко упростить дешифраторы адреса с помощью двухкоординатной выборки запоминающих элементов. Принцип 2 х -координатной выборки поясняет рис. 11 на примере ПЗУ, реализующего только операции чтения данных. Здесь код адреса разрядностью " n " делится на две половины, каждая из которых декодируется отдельно дешифраторами DCy DCx . В этой схеме выбирается ЗЭ, находящийся на пересечении активных выходов обоих дешифраторов (например, ЗЭ22 заштрихован). Таких пересечений будет как раз 2 n /2 × 2 n /2 = 2 n .

Рис. 11 . Структура ЗУ типа 3 D .

При этом суммарное число выходов обоих дешифраторов составляет 2 n /2 + 2 n /2 = 2 n /2+1 .

Например, если n = 2 10 = 1024, то 2 5 + 2 5 = 32 + 32 = 64 = 2 6 , т.е. 2 6 = 2 5+1 ( 2 n /2+1 ), что гораздо меньше, чем 2 n при реальных значениях " n ".

Таким образом, если для структуры 2 D при хранении 1К слов потребовался бы ДШ с 1024 входами, тогда как для структуры типа 3 D нужны 2 ДШ с 32 выходами каждый. Недостатком структуры 3 D в первую очередь является усложнение элементов памяти, имеющих 2 х -координатную выборку.

Структуры типа 3 D имеют, как и структуры типа 2 D , довольно ограниченное применение, поскольку в структурах типа 2 DM (2 D модифицированная) сочетаются достоинства обеих рассмотренных структур – упрощается дешифрация адреса и не требуетются ЗЭ с 2 х -координатной выборкой.

ЗУ типа ROM (рис. 12) структуры 2 DM для матрицы запоминающих эле ментов с адресацией от дешифратора DCx имеет характер структуры 2 D : возбужденный выход дешифратора выбирает целую строку. Однако в от личие от структуры 2 D , длина строки не равна разрядности хранимых слов, а многократно ее превышает. При этом число строк матрицы уменьшается и, соответственно, уменьшается число выходов дешифратора. Для выбора одной из строк служат не все разряды адресного кода, а их часть А n -1 . Аk. Остальные разряды адреса (от А k -1 до А) используются, чтобы выбрать не обходимое слово из того множества слов, которое содержится в строке. Это выполняется с помощью мультиплексоров, на адресные входы которых по­ даются коды Ak -1 . А. Длина строки равна m 2 k , где m — разрядность храни мых слов. Из каждого "отрезка" строки длиной 2 к мультиплексор выбирает один бит. На выходах мультиплексоров формируется выходное слово. По раз решению сигнала CS , поступающего на входы ОЕ управляемых буферов с тремя состояниями, выходное слово передается на внешнюю шину.

Читайте так же:
Счетчики валтек кто производитель

На рис. 13 в более общем виде структура 2 DM показана для ЗУ типа RAM с операциями чтения и записи. Из матрицы М по-прежнему считыва ется "длинная" строка.

Моделирование счетчиков импульсов Цель работы Рабочее задание 1 Домашнее задание 2 Экспериментальная часть

Моделирование счетчиков импульсов Цель работы Рабочее задание 1 Домашнее задание 2 Экспериментальная часть

1 Лабораторная работа 11 Моделирование счетчиков импульсов Цель работы изучение структуры и исследование работы суммирующих и вычитающих двоичных счетчиков, а также счетчиков с коэффициентом пересчета, отличным от 2 n. Рабочее задание 1 Домашнее задание 1.1 Начертить схему электрическую функциональную трехразрядного двоичного суммирующего счетчика (для четных вариантов) на базе D-триггеров или вычитающего счетчика (для нечетных вариантов) на базе JK-триггеров и начертить временные диаграммы, поясняющие его работу. 1.2 Разработать на базе D-триггеров схему электрическую функциональную счетчика с коэффициентом пересчета, равным девяти (для нечетных вариантов) или десяти (для четных вариантов), и начертить временные диаграммы, поясняющие его работу. 1.3 Разработать схему трехразрядного двоичного синхронного последовательного (для нечетных вариантов) или синхронного параллельного (для четных вариантов) счетчика. 2 Экспериментальная часть 2.1 Смоделировать схему электрическую функциональную трехразрядного двоичного счетчика, разработанного в п.п. 1.1 в среде Electronics Workbench. Пример моделирования двухразрядного суммирующего счетчика на базе D-триггеров приведен на рисунке 1. Рисунок 1

2 2.2 Включить схему и, подавая на вход схемы тактовые импульсы при помощи ключа, наблюдать за изменением показаний Decoded Seven- Segment Display (семисегментных индикатора с двоично-десятичным дешифратором на входе), подключенных к прямым и инверсным выходам счетчика. Убедиться в правильности работы счетчика. По состояниям логических пробников Q1-Q2, подключенных к прямым выходам триггеров, получить временные диаграммы входных и выходных сигналов, поясняющих работу счетчика. 2.3 Смоделировать схему электрическую функциональную счетчика, разработанного в п.п. 1.2 в среде Electronics Workbench. Пример моделирования трехразрядного суммирующего счетчика с коэффициентом пересчета, равным пяти на базе D-триггеров приведен на рисунке 2. Рисунок Включить схему и, подавая на вход схемы тактовые импульсы при помощи ключа, наблюдать за изменением показаний Decoded Seven- Segment Display, подключенного к прямым выходам счетчика. Убедиться в правильности работы счетчика. По состояниям логических пробников Q1- Q3, подключенных к прямым выходам триггеров, получить временные диаграммы входных и выходных сигналов, поясняющих работу счетчика. 2.5 Смоделировать схему электрическую функциональную счетчика, разработанного в п.п. 1.3 в среде Electronics Workbench. 2.4 Включить схему и, подавая на вход схемы тактовые импульсы с выхода генератора слов Word Generation в режиме Sycle. 2.5 Получить временные диаграммы входных и выходных сигналов для смоделированного счетчика на экране логического анализатора Logic

3 Analizer и по состояниям логических пробников, подключенных к его прямым выходам. 3 Обработка экспериментальных данных 3.1 Составить отчет о выполнении лабораторной работы. Включить в отчет схемы, полученные при выполнении п.п , а также результаты их моделирования и диаграммы входных и выходных сигналов для каждой из выполненных схем. 3.2 Сравнить диаграммы для разработанных теоретически и смоделированных в среде Electronics Workbench схем и сделать выводы. Методические указания На базе счетных триггеров можно построить цифровое устройство, получившее название электронного счетчика, которые позволяют вести подсчет электрических импульсов, поступивших на их вход. Счетчики могут отличаться модулем счета и типом счетной последовательности, которая, в частности, может быть двоичной, двоично-десятичной, в коде Грея и т.п. Цифровые последовательные устройства, выполненные по схеме счетчика, но имеющие один счетный вход и один выход называются делителями частоты. Таким образом, любой счетчик может служить в качестве делителя частоты, если используется информация только одного из его выходов. В качестве разрядных триггеров счетчиков и делителей могут быть использованы двухступенчатые D-триггеры, Т- и JK-триггеры. Счетчики и делители подразделяются на асинхронные и синхронные. У синхронных счетчиков все разрядные триггеры синхронизируются параллельно одними и теми же синхроимпульсами, поступающими от источника этих импульсов. Асинхронные счетчики имеют последовательную синхронизацию, т.е. каждый последующий разрядный триггер синхронизируется выходными импульсами триггера предыдущего разряда. Асинхронные счетчики иногда называют последовательными, а синхронные счетчики параллельными. Параллельные счетчики имеют более высокую скорость счета, чем асинхронные. Счетчики, независимо от способа синхронизации, подразделяются на счетчики прямого счета (суммирующие) и на счетчики обратного счета (вычитающие). В интегральном исполнении выпускаются также реверсивные счетчики, в которых имеется специальный вход для переключения режима работы, т.е. направления счета. Многие типы счетчиков, выпускаемые промышленностью в интегральном исполнении, имеют дополнительные входы предустановки, позволяющие использовать эти счетчики в режиме регистра памяти.

4 Счетчики относятся к последовательным устройствам с циклически повторяющейся последовательностью состояний. Число, соответствующее количеству импульсов, поступивших на вход счетчика, при котором счетчик «возвращается» в исходное состояние, называется модулем или коэффициентом счета М. Например, максимальный модуль счета счетчика из двух триггеров равен М = 2 2 = 4, а в общем случае для n- разрядного счетчика М = 2 n. Модуль счета счетчика численно совпадает с модулем деления делителя частоты. Счетная последовательность в двоичном суммирующем счетчике начинается с нуля и доходит до максимального числа 2 n — 1, после чего снова проходит через нуль и повторяется. В вычитающем двоичном счетчике последовательные двоичные числа перебираются в обратном порядке, и при повторении последовательности максимальное число следует за нулем. На рисунке 3,а приведен асинхронный Таблица 1 двоичный суммирующий счетчик по модулю М=16, выполненный на базе JK-триггеров. Синхронизирующие входы всех триггеров, кроме крайнего левого (Т1), соединены с прямыми выходами предыдущих триггеров. Поэтому состояние триггера меняется в ответ на изменение состояния предыдущего триггера. Таблица истинности или таблица состояний на прямых выходах триггеров приведена в таблице 1. Управление триггерами осуществляется задним фронтом счетных импульсов. Временные диаграммы, поясняющие работу асинхронного суммирующего счетчика приведены на рисунке 3,б. Рассмотренный счетчик можно превратить в вычитающий, просто переключив входы «С» триггеров с выходов Q на выходы N Q3 Q2 Q1 Q Q Пример четырехразрядного двоичного вычитающего счетчика приведен на рисунке 4,а, а его работа поясняется временными диаграммами (рисунок 4,б). Счетчик переключается по переднему фронту счетных импульсов.

5 а Рисунок 3 б Рисунок 4 Для получения суммирующего счетчика на базе D-триггера необходимо соединять инверсные выходы предыдущих со счетными входами последующих триггеров. Асинхронные счетчики могут надежно работать на относительно низких частотах, когда частота следования синхроимпульсов не превышает критического значения, при котором время задержки установки старших разрядов счетчика становится соизмеримым с длительностью периода входных тактовых импульсов. Поэтому, асинхронные счетчики строятся для относительно небольшого количества разрядов. В синхронном последовательном счетчике синхроимпульсы поступают на все триггеры счетчика параллельно, а управляющие

Читайте так же:
Джамбульская 2 поверка счетчиков

6 импульсы от предыдущего разряда к последующему последовательно, что несколько уменьшает его быстродействие. Схема четырехразрядного двоичного синхронного последовательного счетчика, реализованного на JK-триггерах, приведена на рисунке 5. Рисунок 5 В параллельных синхронных счетчиках формирование управляющих уровней и их подача на соответствующие входы триггеров счетчика осуществляется одновременно. Пример реализации параллельного синхронного счетчика иллюстрирован на рисунке 6. Рисунок 6 Принцип построения счетчиков с произвольным коэффициентом счета состоит в исключении нескольких избыточных состояний обычного двоичного счетчика с помощью обратных связей внутри счетчика. Существует несколько методов получения счетчиков с заданным коэффициентом пересчета К сч. Один их этих методов заключается в немедленном сбросе в 0 счетчика, установившегося в комбинацию, соответствующему числу К сч. Его называют также методом автосброса. Контрольные вопросы 1. Классификация и область применения счетчиков. 2. Чем определяется число возможных состояний счетчика?

7 3. По какому принципу строятся схемы счетчиков прямого и обратного счета? 4. В чем преимущества и недостатки счетчиков с последовательным и параллельным переносом? 5. Каковы принципы построения счетчиков с модулем счета, не равным целой степеничисла два?

Счетчик импульсов: назначение и использование

На производстве, где есть линии автоматизации, всегда существует необходимость что-то посчитать. Это может быть количество продукции, длина материала, время выполнения какого-либо техпроцесса, станочной операции или действия конкретного механизма, энергоресурсы. Со всем этим может справиться автоматическое устройство подсчета импульсов.

счетчик импульсов

Что такое счетчики импульсов

Прибор, который может подсчитывать импульсы, является определенным автоматическим модулем и используется как элемент управления линиями автоматизированного типа различными механизмами.

Счетчики способны вести счет в прямом, обратном и реверсивном направлении отсчета импульсов и осуществлять подключение/отключение управляющих цепей над внешними устройствами в момент достижения необходимого количества сигналов.

Лицевая панель устройств подсчета прямоугольных сигналов снабжена индикатором знакоотображающего типа и органами управления – кнопками. Конструктивно приборы выполнены таким образом, что могут быть легко установлены в шкафы управления, их панель на переднем плане.

Цепи внешние коммутируются со счетчиком через разъем-клеммник на задней части корпуса прибора.

Как работают устройства счета

Принцип работы счетчика импульсов основан на следующем:

  • При помощи кнопочных органов оператор набирает заданную установку подсчета, которая имеет отображение на табло прибора, а также фиксируется автономной памятью, питающейся за счет отдельного энергоснабжения.
  • Поступающий на счетный вход сигнал (импульс) производит прибавление либо отнимание единичного значения от установленного заранее параметра, что также отображается на табло.

счетчик импульсов с датчиком

  • В момент совпадения значений посчитанного и заданного управляющий сигнал подается на реле, где происходит смена положения контактной группы.
  • Когда на вход сброса приходит сигнал, устройство подсчета импульсов входит в состояние обнуления.

Функция обнуления через вход сброса имеется не у всех схем счетчиков. В некоторых этот процесс автоматически происходит при совпадении значений установки и подсчета. При этом одновременно происходит подача импульса на реле, которое переключает контакты на некоторый заданный промежуток времени.

Универсальные счетчики могут иметь одновременно и прямой, и обратный счет, который может управляться при помощи фазировки импульсов на входе устройства. Такая возможность прибора позволяет применять последний для станков намотки при подсчете числа витков.

Назначение регистратора

Счетчик импульсов-регистратор создан для мониторинга использования воды в горячем и холодном состоянии, энергоресурсов и газа. Устройство работает вместе с обычными счетчиками электричества, газа и воды, где присутствует специальный импульсный выход для телеметрических задач. Также регистратор может дистанционно отслеживать потребление энергетических ресурсов и вести другие операции по учету.

применение регистратора

В зависимости от того, сколько каналов имеет регистратор, он может обслуживать такое же количество число-импульсных каналов. Приборы этого типа, как правило, являются механизмами преобразования вторичного порядка. Преобразователями первичного порядка выступают счетные устройства расхода воды, природного газа или энергии, в которых установлен телеметрический выход. Примером регистратора на отечественном рынке может служить счетчик импульсов «Пульсар»

Регистратор кроме схемы счета имеет еще схему памяти, которая не зависит от внешнего питания. Эта память содержит архив, где хранятся все данные по учету. Информацию можно передавать в сеть при помощи специального интерфейса.

счетчик импульсов орион

Счетчик импульсов «ОВЕН»

Представленный счетчик является микропроцессорной системой, которую применяют для целей подсчета на движущейся транспортерной ленте количества готовых изделий, а также длины полимерной пленки, полученной методом экструзии, кабеля, наматываемого на бабину. Также его используют, решая разные вопросы сортирования продукции, определения общего ее количества и номеров партии.

Встроенное в счетчик импульсов СИ8 таймерное устройство дает возможность задействовать прибор при выполнении функций расходомера, вычисления быстроты кручения вала, счетчика наработки. Цифровое устройство имеет корпусное исполнение трех видов: один настенный вариант и два щитовых. Счетчик может обеспечить следующие функции:

Суммирующие двоичные счетчики.

Счетчик — цифровое устройство, осуществляющее счет числа появлений на входе определенного логического уровня. В дальнейшем во всех случаях, когда это не оговаривается специально, будем полагать, что счетчик производит подсчет числа содержащихся во входном сигнале переходов с уровня лог. 0 к уровню лог. 1. При импульсном представлении логических переменных уровню лог. 1 соответствует импульс, и счетчик ведет счет поступающих на вход импульсов.

Числа в счетчике представляются определенными комбинациями состояний триггеров. При поступлении на вход очередного уровня лог. 1 в счетчике устанавливается новая комбинация состояний триггеров, соответствующая числу, на единицу большому предыдущего числа. Таким образом, счетчик представляет собой логическое устройство последовательностного типа, в котором новое состояние определяется предыдущим состоянием и значением логической переменной на входе.

Для представления чисел в счетчике могут использоваться двоичная или десятичная системы счисления. При использовании двоичной системы состояния триггеров и соответствующие им уровни на прямых выходах триггеров определяют цифры двоичных разрядов числа. Если для регистрации двоичного числа в счетчике используется n триггеров, то максимальное значение числа, до которого может вестись счет, N = 2 n — 1. Так, при n = 4 N = l5. На рис. 8.40 показаны вход и выходы счетчика (без раскрытия схемы счетчика), а в табл. 8.19 приведено состояние триггеров, соответствующее различному числу поступивших на вход импульсов.

При использовании десятичной системы счисления цифры разрядов десятичного числа в счетчике представляются в четырехразрядной двоичной форме, т. е. используется двоично-кодированная десятичная система счисления. Таким образом, для представления цифр каждого разряда десятичного числа требуется четыре триггера, и если число десятичных разрядов k, то число триггеров, необходимое для регистрации чисел в счетчике равно 4k, а максимальное значение чисел N = 10 k — 1. В табл. 8.20 показана последовательность состояний триггеров в двухразрядном десятичном счетчике, приведенном на рис. 8.41.

Читайте так же:
Кто должен проверять счетчики водоканала
Таблица 8.19
Число поступивших импульсовСостояние триггеровЧисло поступивших импульсовСостояние триггеров
Q4Q3Q2Q1Q4Q3Q2Q1

Наряду с суммирующими счетчиками, в которых в процессе счета каждое очередное число на одну единицу превышает предыдущее, используются и такие счетчики, в которых в процессе счета числа последовательно убывают (эти счетчики называются вычитающими). Находят применение счетчики, которые допускают в процессе работы автоматическое переключение (реверс) из режима суммирующего счетчика в режим вычитающего счетчика, и наоборот. Такие счетчики называют реверсивными. Хотя для построения счетчиков могут использоваться любые типы триггеров, на которых может быть организован счетный вход, в дальнейшем будем пользоваться только одним типом, JK-триггерами.

Таблица 8.20
Число поступивших импульсовСостояние триггеров
Q 2 4Q 2 3Q 2 2Q 2 1Q 1 4Q 1 3Q 1 2Q 1 1
.........
.........

Суммирующие двоичные счетчики.

В суммирующем счетчике поступление на вход очередного уровня лог. 1 (очередного импульса) вызывает увеличение на одну единицу хранимого в счетчике числа. Таким образом, в счетчике устанавливается число, которое получается путем суммирования предыдущего значения с единицей. Это суммирование проводится по обычным правилам выполнения операций сложения в двоичной системе счисления. Например,

Заметим, что в процессе такого суммирования имеют место следующие особенности:

1. если цифра некоторого разряда остается неизменной либо изменяется с 0 на 1, то при этом цифры более старших разрядов не изменяются;

2. если цифра некоторого разряда изменяется с 1 на 0, то происходит инвертирование цифры следующего за ним более старшего разряда.

Этот принцип использован при построении схемы счетчика, представленной на рис. 8.42,а. В построении схемы имеются следующие особенности:

1. входы J и K в каждом триггере объединены и на эти входы подан уровень лог. 1, таким образом, в каждом триггере синхронизирующий вход С является счетным входом триггера;

2. сигнал с прямого выхода триггера каждого разряда поступает на счетный вход С триггера следующего более старшего разряда, а на счетный вход триггера 1-го разряда Тг1 подаются входные просчитываемые импульсы.

Если на счетном входе С триггера действует импульс, то его положительным фронтом переключается ведущая часть триггера, на отрицательном фронте — ведомая его часть. Итак, при каждом изменении сигнала на счетном входе с уровня лог. 1 на уровень лог. 0 изменяется на противоположное состояние выхода триггера. Таким образом, на отрицательном фронте сигнала на выходе триггера происходит переключение следующего за ним триггера более старшего разряда. На рис. 42,б показана временная диаграмма работы данного счетчика.

С каждым входным импульсом число в счетчике увеличивается на единицу. Такое нарастание числа происходит до тех пор, пока после (2 n — 1)-го входного импульса (n — число разрядов в счетчике) не установится в счетчике двоичное число 11. 1. Далее с приходом 2 n -го импульса в счетчике устанавливается исходное состояние 00 . 0, после чего счет ведется сначала. Таким образом, при непрерывной подаче на вход импульсов счетчик циклически с периодом в 2 n входных импульсов сбрасывается в исходное состояние.

Рассмотренная схема счетчика имеет следующие недостатки. Пусть первые k триггеров младших разрядов счетчика установлены в состояние лог. 1 и на вход счетчика поступает очередной импульс. При этом будет происходить процесс последовательного переключения триггеров. Если x — время переключения триггера, то относительно отрицательного фронта входного импульса первый триггер переключится с задержкой x, второй триггер переключается с задержкой x относительно отрицательного фронта сигнала на выходе первого триггера и с задержкой 2x относительно отрицательного фронта входного импульса и т. д. Следовательно, задержка в переключении k-го триггера составит kx. При большом числе разрядов задержка в переключении триггера старшего разряда может оказаться недопустимо большой. Ниже рассматриваются способы уменьшения этой задержки и, таким образом, увеличения быстродействия счетчика.

Для дальнейшего удобнее описывать процесс суммирования с помощью логических выражений.

Пусть a1, . аn — цифры разрядов числа до суммирования; cl, . сn — цифры разрядов числа, получаемого в результате суммирования с единицей; pi — значение переноса, формируемого в (i — 1)-м разряде счетчика и передаваемого в 1-й разряд.

Функционирование i-го разряда счетчика можно описать таблицей истинности (табл. 8.21).

Поступление лог. 1 на вход счетчика можно представить переносом pl = l, подаваемым на первый разряд счетчика. Из таблицы истинности следует:

1. устанавливающееся в i-м разряде значение ci = ai i / ipi может быть получено путем подачи переноса pi на счетный вход триггера i-го разряда, хранившего значение ai,

2. перенос, передаваемый в (i + l)-й разряд, pi+1 = aipi. Так как p1 = 1 то р2 = a1.

Таблица 8.21
aipicipi+1

Схема счетчика, в разрядах которого реализуются приведенные логические выражения, дана на рис. 8.43,а. Объединенные информационные входы J и К в триггерах разрядов счетчика образуют счетные входы, на которые подаются поступающие в разряды переносы. Подлежащие счету импульсы подаются на входы синхронизации триггеров. При этом если на счетный вход триггера поступает перенос, равный лог. 1, то входной импульс переводит триггер в новое состояние. В противном случае в триггере сохраняется прежнее состояние. Для формирования переносов использованы элементы И. Цепь установки 0 используется для начальной установки в состояние 0 триггеров всех разрядов счетчика.

На рис. 8.43,б представлены временные диаграммы работы счетчика. На переднем фронте входного импульса триггер принимаете поданное на его информационные входы значение переноса, затем при спаде входного импульса на выходе триггера устанавливается новое значение. С каждым входным импульсом число в счетчике увеличивается на единицу.

В данной схеме устранен недостаток предыдущей схемы счетчика. Отрицательным фронтом входного импульса одновременно переключаются те триггеры, на входы которых в данный момент поступает сигнал переноса pi = l. Таким образом может быть обеспечено более высокое быстродействие, чем в предыдущей схеме.

Фактором, ограничивающим быстродействие данной схемы счетчика, является последовательное формирование переносов.

Формирование переноса в i-м разряде начинается с момента завершения формирования переноса в предыдущем (i — 1)-м разряде и поступления сформированного переноса из (i — 1)-го в i-й разряд. При этом i-й разряд выдает перенос в следующий (i + l)-й разряд с задержкой относительно момента поступления переноса в i-й разряд. Эта задержка связана с задержкой распространения сигнала в элементе Иi. Таким образом, процесс продвижения переносов вдоль разрядов в счетчике последовательный (из разряда в разряд) и в каждом разряде имеет место задержка. Общее время задержки распространения переносов xпер определяется задержкой в одном разряде xпер1 и числом разрядов, через которые проходят переносы.

В наихудшем случае, когда переносы последовательно проходят через все разряды счетчика (начиная со второго), общая задержка xпер = xпер1(n — 1).

Читайте так же:
Счетчик наработки времени ивн

После переключения триггеров под действием предыдущего импульса, поданного на вход счетчика, только через время xпер на входах триггеров оказываются сформированными переносы и может быть подан очередной импульс на вход счетчика. Таким образом, временем xпер ограничивается минимальный временной интервал между входными импульсами, и xпер ограничивает максимальную частоту подачи импульсов на вход, т. е. быстродействие счетчика.

В тех случаях, когда необходимо обеспечить высокое быстродействие, применяют меры к уменьшению xпер. Уменьшение xпер может быть обеспечено применением в цепи передачи переносов элементов И с малым временем задержки распространения сигнала, а также использованием в счетчике последовательно- параллельной цепи передачи переносов. Рассмотрим принцип организации такой последовательно-параллельной передачи переносов.

Запишем логические выражения, по которым формируются переносы в разрядах счетчика

Подставляя выражения р3, р5, . в выражения p4, р6, . получаем

При использовании этих выражений перенос p2 выхода первого разряда одновременно поступает во второй и третий разряды, участвуя в формировании р3 и p4. Аналогично р4 передается одновременно в четвертый и пятый разряды и участвует в формировании р5 и p6 и т. д.

Очевидно, при этом примерно вдвое уменьшается число разрядов, через которые переносы передаются последовательно, уменьшается xпер. На рис. 44 приведена схема счетчика, в которой цепь передачи переносов построена в соответствии с приведенными выше логическими выражениями.

Развивая этот принцип, можно записать следующие логические выражения для переносов:

Схема счетчика на рис. 45 построена с использованием этих выражений. Такой счетчик обеспечивает еще большее снижение xпер.

Следует иметь в виду, что использование рассмотренного принципа повышения быстродействия вызывает усложнение схемы счетчика, связанное с использованием в цепи передачи переносов элементов И с большим числом входов.

Классификация счетчиков. Двоичные счетчики.

Понятие "счетчик" является очень широким. К счетчикам относят автоматы, которые под действием входных импульсов переходят из одного состояния в другое, фиксируя тем самым число поступивших на их вход импульсов в том или ином коде.

Классификация счетчиков

По способу кодирования внутренних состояний различают двоичные счет­чики, счетчики Джонсона, счетчики с кодом "1 из N" и др.

По направлению счета счетчики делятся на суммирующие (прямого счета), вычитающие (обратного счета) и реверсивные (с изменением направления счета).

По принадлежности к тому или иному классу автоматов говорят о синхрон­ных или асинхронных счетчиках (более подробную классификацию по этому признаку не затрагиваем, учитывая реальный состав микросхем счетчиков).

Счетчики строятся из разрядных схем, имеющих межразрядные связи. Соответственно организации этих связей различают счетчики с последовательным, параллельным и комбинированными переносами.

Возможные режимы работы счетчика:

§ регистрация числа поступивших на счетчик сигналов;

Как и любой автомат, счетчик можно строить на триггерах любого типа, однако удобнее всего использовать для этого триггеры типа Т (счетные) и JK, имеющие при J = К = 1 счетный режим.

Состояние счетчика читается по выходам разрядных схем как слово Qn-1 Qn-2. Q, входные сигналы поступают на младший разряд счетчика.

Двоичным счетчиком назовем счетчик, имеющий модуль М = 2 n , где n — целое число, и естественную последовательность кодов состояний (его состояния отображаются последовательностью двоичных чисел, десятичными эквивалентами которых будут числа 0, 1, 2, 3. М-1).

Двоичные счетчики

Схему двоичного счетчика можно получить с помощью формального синтеза, однако более наглядным путем представляется эвристический. Таблица ис­тинности двоичного счетчика — последовательность двоичных чисел от ну­ля до М—1. Наблюдение за разрядами чисел, составляющих таблицу, приво­дит к пониманию структурной схемы двоичного счетчика. Состояния млад­шего разряда при его просмотре по соответствующему столбцу таблицы по­казывают чередование нулей и единиц вида 01010101. что естественно, т. к. младший разряд принимает входной сигнал и переключается от каж­дого входного воздействия. В следующем разряде наблюдается последова­тельность пар нулей и единиц вида 00110011. . В третьем разряде образует­ся последовательность из четверок нулей и единиц 00001111. и т.д. Из этого наблюдения видно, что следующий по старшинству разряд переключа­ется с частотой, в два раза меньшей, чем данный.

Представление счетчика цепочкой Т-триггеров справедливо как для сумми­рующего, так и для вычитающего вариантов, поскольку закономерность по соотношению частот переключения разрядов сохраняется как при просмот­ре таблицы сверху вниз (прямой счет), так и снизу вверх (обратный счет). Различия при этом состоят в направлении переключения предыдущего раз­ряда, вызывающего переключение следующего. При прямом счете следую­щий разряд переключается при переходе предыдущего в направлении 1-0, а при обратном— при переключении 0-1. Следовательно, различие между вариантами заключается в разном подключении входов триггеров к выходам предыдущих. Если схема строится на счетных триггерах с прямым динами­ческим управлением, то характер подключения следующих триггеров к пре­дыдущим для получения счетчиков прямого и обратного счета будет соот­ветствовать рис. 3.43, б.

40. Запоминающие устройства. Основные параметры.

Запоминающие устройства (ЗУ) служат для хранения информации и обмена ею с другими ЦУ. Микросхемы памяти в общем объеме выпуска ИС зани­мают около 40% и играют важнейшую роль во многих системах различного назначения. Микросхемы и системы памяти постоянно совершенствуются как в области схемотехнологии, так и в области развития новых архитектур. В настоящее время созданы и используются десятки различных типов ЗУ.

Важнейшие параметры ЗУ находятся в противоречии. Так, например, боль­шая информационная емкость не сочетается с высоким быстродействием, а быстродействие в свою очередь не сочетается с низкой стоимостью. Поэто­му системам памяти свойственна многоступенчатая иерархическая структу­ра, и в зависимости от роли того или иного ЗУ его реализация может быть существенно различной.

В наиболее развитой иерархии памяти ЭВМ можно выделить следующие уровни:

регистровые ЗУ, находящиеся в составе процессора или других устройств (т. е. внутренние для этих блоков), благодаря которым уменьшается чис­ло обращений к другим уровням памяти, реализованным вне процессора и требующим большего времени для операций обмена информацией;

кэш-память, служащая для хранения копий информации, используемой в текущих операциях обмена. Высокое быстродействие кэш-памяти повы­шает производительность ЭВМ;

основная память (оперативная, постоянная, полупостоянная), работаю­щая в режиме непосредственного обмена с процессором и по возможно­сти согласованная с ним по быстродействию. Исполняемый в текущий момент фрагмент программы обязательно находится в основной памяти;

— специализированные виды памяти, характерные для некоторых специфиче­ских архитектур (многопортовые, ассоциативные, видеопамять и др.);

— внешняя память, хранящая большие объемы информации. Эта память обычно реализуется на основе устройств с подвижным носителем ин­формации (магнитные и оптические диски, магнитные ленты и др.). В настоящем пособии устройства внешней памяти не рассматриваются.

Важнейшие параметры ЗУ

Информационная емкость — максимально возможный объем хранимой ин­формации. Выражается в битах или словах (в частности, в байтах). Бит хра­нится запоминающим элементом (ЗЭ), а слово — запоминающей ячейкой (ЗЯ), т. е. группой ЗЭ, к которым возможно лишь одновременное обращение. Добавление к единице измерения множителя "К" (кило) означает умножение на 2 10 = 1024, а множителя "М" (мега) — умножение на 2 20 = 1048576.

Читайте так же:
Что ждет тех у кого стоят счетчики

Организация ЗУ— произведение числа хранимых слов на их разрядность. Видно, что это дает информационную емкость ЗУ, однако при одной и той же информационной емкости организация ЗУ может быть различной, так что организация является самостоятельным важным параметром.

Быстродействие (производительность) ЗУ оценивают временами считывания, записи и длительностями циклов чтения/записи. Время считывания — ин­тервал между моментами появления сигнала чтения и слова на выходе ЗУ.

Время чтения, записи и длительности циклов — традиционные параметры. Для некоторых современных ЗУ они должны быть дополнены новыми. Причиной является более сложный характер доступа к хранимым данным, когда обращение к первому слову некоторой группы слов (пакета) требует большего времени, чем обращение к последующим. Помимо указанных основных параметров для ЗУ указывают еще целый набор временных интервалов. Перечисленные выше динамические параметры являются эксплуатационными (измеряемыми). Кроме них, существует ряд режимных параметров, обеспечение которых необходимо для нормального функционирования ЗУ, поскольку оно имеет несколько сигналов управления, для которых должно быть обеспечено определенное взаимное расположение во времени. Для этих сигналов задаются длительности и ограничения по взаимному положению во времени.

Время записи — интервал после появления сигнала записи, достаточный для установления ЗЯ в состояние, задаваемое входным словом. Минимально допустимый интервал между последовательными чтениями или записями образует соответствующий цикл. Длительности циклов могут превышать времена чтения или записи, т. к. после этих операций может потребоваться время для восстановления необходимого начального состояния ЗУ.

Рис. 4.1. Типичные сигналы ЗУ (а) и их временные диаграммы (б)

Классификация ЗУ.

Для классификации ЗУ (рис. 4.2) важнейшим признаком является способ доступа к данным.

При адресном доступе код на адресном входе указывает ячейку, с которой ведется обмен. Все ячейки адресной памяти в момент обращения равнодос­тупны. Эти ЗУ наиболее разработаны, и другие виды памяти часто строят на основе адресной с соответствующими модификациями.

Адресные ЗУ делятся на RAM (Random Access Memory) u ROM (Read-Only Memory). Русские синонимы термина RAM: ОЗУ (оперативные ЗУ) или ЗУПВ (ЗУ с произвольной выборкой). Оперативные ЗУ хранят данные, уча­ствующие в обмене при исполнении текущей программы, которые могут быть изменены в произвольный момент времени. Запоминающие элементы ОЗУ, как правило, не обладают энергонезависимостью.

В ROM (русский эквивалент — ПЗУ, т. е. постоянные ЗУ) содержимое либо вообще не изменяется, либо изменяется, но редко и в специальном режиме. Для рабочего режима это "память только для чтения".

Рис. 4.2. Классификация полупроводниковых ЗУ

RAМ делятся на статические и динамические. В первом варианте запоми­нающими элементами являются триггеры, сохраняющие свое состояние, пока схема находится под питанием и нет н овой записи данных. Регенерация данных в динамических ЗУ осуществляется с помощью специ­альных контроллеров. Разработаны также ЗУ с динамическими запоминаю­щими элементами, имеющие внутреннюю встроенную систему регенерации, у которых внешнее поведение относительно управляющих сигналов стано­вится аналогичным поведению статических ЗУ. Такие ЗУ называют квази­статическими.

Статические ЗУ называются SRAM (Static RAM), а динамические — DRAM (Dynamic RAM).

Статические ОЗУ можно разделить на асинхронные, тактируемые и син­хронные (конвейерные). В асинхронных сигналы управления могут задаваться как импульсами, так и уровнями. В тактируемых ЗУ некоторые сигналы обязатель­но должны быть импульсными, например, сигнал разрешения работы CS в каждом цикле обращения к памяти должен переходить из пассивного со­стояния в активное (должен формироваться фронт этого сигнала в каждом цикле). Этот тип ЗУ называют часто синхронным. Здесь использован тер­мин "тактируемые", чтобы "освободить" термин "синхронные" для новых типов ЗУ, в которых организован конвейерный тракт передачи данных, син­хронизируемый от тактовой системы процессора, что дает повышение темпа передач данных в несколько раз.

Динамические ЗУ характеризуются наибольшей информационной емкостью и невы­сокой стоимостью, поэтому именно они используются как основная память ЭВМ. Поскольку от этой памяти требуется высокое быстродействие, разработаны многочисленные архитектуры повышенного быстродействия, перечисленные в классификации.

Постоянная память типа ROM (M) программируется при изготовлении ме­тодами интегральной технологии с помощью одной из используемых при этом масок. В русском языке ее можно назвать памятью типа ПЗУМ (ПЗУ масочные). Для потребителя это в полном смысле слова постоянная память, т. к. изменить ее содержимое он не может.

Это программируемая пользователем память (в русской тер­минологии ППЗУ — программируемые ПЗУ). Ее содержимое записывается либо однократно (в PROM),либо может быть заменено путем стирания ста­рой информации и записи новой (в EPROM и EEPROM). В EPROM стира­ние выполняется с помощью облучения кристалла ультрафиолетовыми луча­ми, ее русское название РПЗУ-УФ (репрограммируемое ПЗУ с УФ-стиранием). В EEPROM стирание производится электрическими сигналами, ее русское название РПЗУ-ЭС (репрограммируемое ПЗУ с электрическим стиранием). Английские названия расшифровываются как Electrically Programmable ROM и Electrically Erasable Programmable ROM. Программиро­вание PROM и репрограммирование EPROM и EEPROM производятся в обычных лабораторных условиях с помощью либо специальных программато­ров, либо специальных режимов без специальных приборов (для EEPROM).

Память типа Flash по запоминающему элементу подобна памяти типа EEPROM (или иначе E 2 PROM), но имеет структурные и технологические особенности, позволяющие выделить ее в отдельный вид.

Запись данных и для EPROM и для E 2 PROM производится электрическими сигналами.

В ЗУ с последовательным доступом записываемые данные образуют некото­рую очередь. Считывание происходит из очереди слово за словом либо в порядке записи, либо в обратном порядке.

Прямой порядок считывания имеет место в буферах FIFO с дисциплиной "первый пришел — первый вышел" (First In — First Out), а также в файловых и циклических ЗУ.

Разница между памятью FIFO и файловым ЗУ состоит в том, что в FIFO запись в пустой буфер сразу же становится доступной для чтения, т. е. поступает в конец цепочки (модели ЗУ). Прием данных из файлового ЗУ начинается после обнаружения приемником символа начала блока.

В циклических ЗУ слова доступны одно за другим с постоянным периодом, определяемым емкостью памяти. К такому типу среди полупроводниковых ЗУ относится видеопамять (VRAM).

Считывание в обратном порядке свойственно стековым ЗУ, для которых реализуется дисциплина "последний пришел — первый вышел". Такие ЗУ называют буферами LIFO (Last In — First Out).

голоса
Рейтинг статьи
Ссылка на основную публикацию
Adblock
detector