Berezka7km.ru

Березка 7км
1 просмотров
Рейтинг статьи
1 звезда2 звезды3 звезды4 звезды5 звезд
Загрузка...

Синхронные двоичные счетчики

Синхронные двоичные счетчики

Синхронные счетчики являются самыми быстродействующими. Кроме того, методика их синтеза наиболее простая. К недостаткам синхронных счетчиков следует отнести их достаточно большую схемную сложность при большом числе разрядов.

Методика синтеза синхронных счетчиков практически ничем не отличается от методики синтеза триггеров, которые в данном случае выступают в роли запоминающих устройств. Единственное, пожалуй, отличие состоит в том, что в качестве исходных данных заполняется не таблица истинности, а таблица функционирования счетчика на весь цикл его работы.

Проведем синтез синхронного суммирующего двоичного счетчика с модулем счета Ксч = 8 и кодом 4-2-1, для чего составим соответствующую таблицу функционирования (табл. 3.18).

Таблица функционирования трехразрядного суммирующего двоичного счетчика

Табл.3.18 составлена таким образом, что номер такта n совпадает с числом, записанным в счетчике в двоичном коде. В каждой строке подразумевается наличие счетного (тактового) импульса, поэтому в целях сокращения объема таблицы столбец с данными о счетном импульсе по умолчанию опущен. Данные о предыдущем такте в таблице располагаются на соседней сверху строке.

Заполним алгебраические диаграммы выходов всех разрядов счетчика (рис. 3.24). Координатами в каждой диаграмме являются значения разрядов счетчика в (n – 1)-м такте. В каждую ячейку с данными координатами записывается состояние данного разряда в предыдущем (n – 1)-м такте в прямой или инверсной форме в зависимости от данных таблицы функционирования. Дальнейшая обработка алгебраических диаграмм ведется обычным образом. Одноименные ячейки заключаются в контуры (или выделяются серым фоном) и по ним считываются аналитические выражения соответствующих уравнений функционирования разрядов счетчика.

Рис. 3.24. Алгебраические диаграммы выходов трехразрядного суммирующего двоичного счетчика

Условное графическое обозначение синтезированного счетчика приведено на рис.3.25. Сокращенное обозначение СТ происходит от английского counter – счетчик.

Рис. 3.25. Условное графическое обозначение синхронного суммирующего двоичного счетчика

Из синтезированной схемы видно, что длительность процесса установления сигналов на выходе синхронного счетчика равна длительности задержки применяемых триггеров, т.е. Тз.сч = Тз.тр. Разрешающее время счетчика (минимальный период поступления счетных импульсов) также равняется разрешающему времени триггеров Тразр.сч= Тразр.тр. Однако с увеличением разрядности, т.е. в связи с добавлением необходимых конъюнкторов и, следовательно, затягиванием процесса записи новой информации в основные триггеры, разрешающее время счетчика увеличивается на значение средней задержки распространения сигналов в этом дополнительном элементе Тразр.сч=Тразр.тр. + Трз.р.ср.

Рассмотрим применение синтезированного счетчика в качестве преобразователя временного интервала в двоичный код, используемого, например, в радиолокационных станциях.

Принцип построения такого преобразователя состоит в подсчете числа N импульсов тактового генератора G, укладывающихся в преобразуемом (измеряемом) интервале времени Тизм (рис. 3.26)

Тизм = N Тn,

где Тn – период повторения тактовых импульсов.

Рис. 3.26. Схема преобразователя временного интервала в двоичный код

До прихода стартового импульса (1) управляющий RS-триггер находится в нулевом состоянии, поэтому тактовые импульсы не могут пройти через конъюнктор на вход счетчика СT (рис. 3.27), который также находится в нулевом состоянии, что обеспечивается своевременной подачей на него сигнала сброса (4).

Рис. 3.27. Временные диаграммы преобразователя временного интервала в двоичный код

Старт-импульс (1), отмечающий начало временного интервала, ставит триггер в состояние единицы (6), обеспечивающее прохождение тактовых импульсов (5) через конъюнктор в счетчик (7). Стоп-импульс (2), приходящий в конце временного интервала, возвращает триггер в исходное нулевое состояние, прекращая поступление тактовых импульсов в счетчик.

После окончания счета с помощью импульса считывания (3) показания счетчика записываются в D-триггеры, образующие регистр памяти RG. Для подготовки счетчика к измерению нового интервала времени после снятия показаний из него поступает импульс установки всех разрядов в нулевое состояние – импульс сброса (4).

Еще одним важным фактором является применение синхронных двоичных счетчиков в качестве делителей частоты повторения импульсов. Если взять любой счетчик с модулем счета Ксч, то частота импульсов на выходе его старшего разряда оказывается в Ксч раз меньше частоты тактовых (счетных) импульсов. Вообще же каждый разряд двоичного счетчика уменьшает частоту повторения импульсов в два раза, поэтому, переключая выход с одного разряда на другой, можно изменять коэффициент деления частоты повторения импульсов.

Этот метод заложен в построении делителей частоты повторения импульсов с управляемым коэффициентом деления, определяемым следующей формулой:

Читайте так же:
Беркут 1 пивные счетчики

,

где Fп.вых – частота повторения выходных импульсов;

Fп.вх – частота повторения входных сигналов;

m – число двоичных разрядов счетчика и сигналов управления;

ai – разрядные сигналы управления, принимающие значения 0 или 1.

В этом случае сигналы, снимаемые с выходов разрядов счетчика, умножаются на соответствующие управляющие сигналы ai и объединяются на общем выходе устройства. Но для того чтобы эти сигналы были распределены по времени, необходимо предусмотреть специальное комбинационное цифровое устройство. Рассмотрим пример синтеза такого устройства на основе трехразрядного двоичного суммирующего счетчика. Для этого составим соответствующую таблицу истинности (табл. 3.19).

Таблица истинности КЦУ, расставляющего по тактам разрядные сигналы

Табл. 3.19 состоит из двух частей: в левой части указаны значения сигналов всех трех разрядов счетчика, а в правой – сигналы, следующие с частотой повторения импульсов каждого из разрядов, которые, если их перемножить на управляющие и счетные сигналы, будут объединены на общем выходе. Требования, предъявляемые к этим сигналам, заключаются в том, чтобы они не возникали одновременно (не более одного в каждом такте) и были максимально равномерно распределены по тактам.

Рассмотрим синтез вычитающего синхронного двоичного счетчика, составив соответствующую таблицу функционирования (табл. 3.20). Легко заметить, что такую таблицу можно получить путем инвертирования сигналов всех разрядов таблицы функционирования суммирующего счетчика, т.е. вычитающий счетчик можно получить из суммирующего, если выходные сигналы снимать с инверсных выходов его триггеров.

Таблица функционирования трехразрядного вычитающего двоичного счетчика

Табл. 3.20 составлена таким образом, что номер такта n не совпадает с записанным в счетчике числом. Верхнюю строку в ней занимает максимальное число 7. В конце цикла (нижняя строка) счетчик обнуляется.

Алгебраические диаграммы выходов всех разрядов вычитающего синхронного счетчика приведены на рис. 3.28.

Рис. 3.28. Алгебраические диаграммы выходов трехразрядного вычитающего двоичного счетчика

Для того чтобы не вводить в схему дополнительные элементы в виде конъюнкторов (или элементов И-НЕ, если сигналы снимать с неинвертированных выходов разрядов) и не ухудшать этим быстродействие счетчика, можно использовать универсальные JK-триггеры (рис. 3.29).

Рис. 3.29. Схема синхронного вычитающего двоичного счетчика

Рассмотрим пример использования вычитающего счетчика в устройстве преобразования двоичного кода во временной интервал (рис. 3.30).

Рис. 3.30. Схема преобразователя двоичного кода во временной интервал с использованием вычитающего счетчика

Работа схемы с использованием вычитающего счетчика происходит следующим образом.

Отрицательный перепад напряжения пускового сигнала (1) опрокидывает RS-триггер в состояние единицы. С этого момента начинается формирование выходного сигнала (2), и тактовые импульсы (3) через конъюнктор получают возможность проходить на вход с вычитающего счетчика СТ (импульсы 4). Это продолжается до тех пор, пока число тактовых импульсов не станет равным числу, предварительно записанному в счетчике, а все разряды счетчика при этом окажутся в нулевом состоянии, что будет зарегистрировано дизъюнктором. Тогда на его выходе (5) образуется отрицательный перепад напряжения, который вернет RS-триггер в исходное нулевое состояние, закончив этим формирование длительности выходного сигнала (2).

Рассмотрим теперь варианты реализации синхронных реверсивных счетчиков. Если счетные сигналы Тс поступают по двум шинам: суммирующей Тс.u (count up – считать на увеличение, в прямом направлении) и вычитающей Tc.d (count down – считать на уменьшение, в обратном направлении), то структура реализуемого счетчика следует из объединения с помощью дизъюнкции двух соотношений, выведенных для суммирующего и вычитающего счетчиков

Этой формуле соответствует схема, изображенная на рис. 3.31, которая лежит в основе счетчиков типа ИЕ7, выпускаемых промышленностью. Достоинством этой схемы является то, что в ней используются наипростейшие асинхронные Т-триггеры, не зависящие от номера разряда счетчика. К недостаткам можно отнести некоторое увеличение задержки переключения за счет введения дополнительных элементов И- ИЛИ-НЕ

Tз.сч. = Тз.тр. + Т з.р.ср.,

а также тот факт, что эти элементы зависят от номера разряда и усложняются с его увеличением.

Рис. 3.31. Схема синхронного реверсивного счетчика с тактовыми сигналами,
поступающими раздельно на суммирующий и вычитающий входы

Рассмотрим вариант реализации счетчика, в котором задержка переключения уменьшена до минимума, определяемого триггерами, а элементы И-ИЛИ-НЕ используются одинаковые. При этом возрастают требования, предъявляемые к триггерам (так как с увеличением номера разряда растет требуемое число управляющих входов J и К и необходим вход синхронизации). Здесь также наряду со счетным входом уместно наличие специального сигнала реверса R, который берется равным нулю в режиме суммирования и равным единице – в режиме вычитания.

Читайте так же:
Шкаф учета для счетчика прямого включения

Преодолеть указанные недостатки счетчиков в отношении неодинаковости разрядных триггеров и их сложности можно путем применения метода сквозного переноса. Однако за такое упрощение придется расплачиваться увеличением разрешающего времени счетчика и, следовательно, уменьшением максимальной частоты повторения счетных сигналов.

Идея сквозного переноса основана на том, что необходимые произведения образуются не каждый раз снова на каждом разряде счетчика, а накапливаются постепенно, при переходе от младших разрядов к старшим.

Схема двух разрядов такого счетчика приведена на рис. 3.32. В этой схеме сигналы переноса во время записи информации в основные триггеры разрядов проходят как бы насквозь через элементы И-ИЛИ, начиная с младшего (первого) разряда и кончая старшим. При таком способе управления триггерами в m-разрядном счетчике происходит задержка сигнала, равная времени (m – 1)Тз.р.ср., что увеличивает на это же значение разрешающее время данного счетчика по сравнению со счетчиком с синхронным (параллельным) переносом.

Рис. 3.32. Схема каскадов синхронного реверсивного счетчика со сквозным переносом

Существуют и другие версии сквозного переноса в синхронных счетчиках. Более простым способом на том же принципе реализуется сквозной перенос в суммирующих и вычитающих счетчиках.

Реверсивные счетчики широко используются в цифровых следящих системах, где управление производится с помощью стробов, следящих за каким-либо переменным параметром (например задержкой эхо-сигнала, отраженного от сопровождаемой цели). Если значение параметра, например Тэ (рис. 3.33), уменьшается, то наблюдаемый сигнал попадает в первый строб (Tстр1) и дискриминатор выдает импульс ТD, поступающий на вычитающую шину счетчика, если значение параметра увеличивается, образуется импульс ТU от второго строба (Тстр2), идущий на суммирующую шину.

Рис. 3.33. Структурная схема цифровой следящей системы с использованием реверсивного счетчика

Счётчик (электроника)

Счётчик числа импульсов — устройство, на выходах которого получается двоичный или двоично-десятичный , определяемый числом поступивших импульсов. Счётчики могут строиться на двухступенчатых D-триггерах, T-триггерах и JK-триггерах.

Основной параметр счётчика — модуль счёта — максимальное число единичных сигналов, которое может быть сосчитано счётчиком. Счётчики обозначают через СТ (от англ. counter).

  • по числу устойчивых состояний триггеров
    • на двоичных триггерах
    • на троичных триггерах [1]
    • на n-ичных триггерах
    • двоично-десятичные (декада);
    • двоичные;
    • с произвольным постоянным модулем счёта;
    • с переменным модулем счёта;
    • суммирующие;
    • вычитающие;
    • реверсивные;
    • с последовательным переносом;
    • с ускоренным переносом;
      • с параллельным ускоренным переносом;
      • со сквозным ускоренным переносом;
      • синхронные;
      • асинхронные;

      Известно, что счётный триггер делит частоту входных импульсов на два. Сопоставив этот факт с указанной выше закономерностью, видим, что счётчик может быть построен в виде цепочки последовательно включённых счётных триггеров. Заметим, кстати, что согласно ГОСТу входы элементов изображаются слева, а выходы справа. Соблюдение этого правила ведёт к тому, что в числе, содержащемся в счётчике, младшие разряды расположены левее старших.

      Выше рассмотрены схемы двоичных последовательных счётчиков, то есть таких счётчиков, в которых при изменении состояния определённого триггера возбуждается последующий триггер, причём триггеры меняют свои состояния не одновременно, а последовательно. Если в данной ситуации должны изменить свои состояния n триггеров, то для завершения этого процесса потребуется n интервалов времени, соответствующих времени изменения состояния каждого из триггеров. Такой последовательный характер работы является причиной двух недостатков последовательного счётчика: меньшая скорость счёта по сравнению с параллельными счётчиками и возможность появления ложных сигналов на выходе схемы. В параллельных счётчиках синхронизирующие сигналы поступают на все триггеры одновременно.

      Последовательный характер переходов триггеров счётчика является источником ложных сигналов на его выходах. Например, в четырёхразрядном счётчике, ведущем счёт в обычном четырёхразрядном двоичном е с «весами» разрядов 8-4-2-1, при переходе от состояния 7 10 = 0111 2 =0111_<2>> к состоянию 8 10 = 1000 2 =1000_<2>> на выходе появится следующая последовательность состояний:

      Это означает, что при переходе из состояния 7 в состояние 8 на входах счётчика на короткое время появятся ы, соответствующие состояниям 6; 4; 0. Смена этих промежуточных состояний может вызвать ложную работу других логических схем, например, если к такому счётчику подключён дешифратор, то на его выходах 0, 4, 6 могут кратковременно возникнуть активные состояния, которые могут ложно изменить состояния подключённых к ним по входам других триггеров — это нежелательное явление называют логическими «гонками» или «гонками сигналов». Исключить гонки можно, применяя счётчики с соседним или противогоночным ированием состояний, например, считающие в рефлексивном е Грея.

      С целью уменьшения времени протекания переходных процессов можно реализовать счётчик в варианте с подачей входных счётных импульсов одновременно на все триггеры. В этом случае получим счётчик с параллельным переносом.

      По схемам счётчиков с параллельным переносом строятся счётчики, задержка переключения одного триггера у которых соизмерима с периодом считаемых импульсов.

      Пример. Если задержка переключения одного триггера 30 нс, то при построении счётчика по схеме с последовательным переносом более чем четырёхразрядного, работающего в обычном двоичном е, при периоде счётных импульсов 120 нс и ниже начнутся сбои счёта, перенос не успевает распространиться по цепочке триггеров до прихода очередного счётного импульса.

      В счётчиках с параллельным переносом на информационные входы триггеров подаются сигналы, являющиеся логической функцией состояния счётчика и определяющие конкретные триггеры, которые должны изменить своё состояние при данном входном импульсе. Принцип стробирования сводится к следующему: триггер меняет своё состояние при пропускании очередного импульса синхронизации, если все предыдущие триггеры находились в состоянии логической единицы.

      Параллельные счётчики имеют более высокое быстродействие по сравнению с последовательными, поскольку логическая функция от текущего состояния счётчика и счётного импульса поступают на переключающие входы всех триггеров одновременно.

      Максимальным быстродействием обладают синхронные счётчики с параллельным переносом, структуру которых найдем эвристически, рассмотрев процессы прибавления единицы к двоичным числам и вычитания её из них.

      В связи с ограничениями на построение счётчиков с параллельным переносом большой разрядности широкое распространение получили счётчики с групповой структурой, или счётчики с последовательно-параллельным переносом. Разряды таких счётчиков разбиваются на группы, внутри которых организуется принцип параллельного переноса. Сами же группы соединяются последовательно с использованием конъюнкторов, формирующих перенос в следующую группу при единичном состоянии всех триггеров предыдущих. При единичном состоянии всех триггеров группы приход очередного входного сигнала создаст перенос из этой группы. Эта ситуация подготавливает межгрупповой конъюнктор к прямому пропусканию входного сигнала на следующую группу.

      В наихудшем для быстродействия случае, когда перенос проходит через все группы и поступает на вход последней,

      где ĺ — число групп, tГР — время установления а в группе.

      В развитых сериях ИС обычно имеется по 5…10 вариантов двоичных счётчиков, выполненных в виде четырёхразрядных групп (секций). Каскадирование секций может выполняться путём их последовательного включения по цепям переноса, организации параллельно-последовательных переносов или для более сложных счётчиков с двумя дополнительными управляющими входами разрешения счета и разрешения переноса путём организации параллельных переносов и в группах, и между ними.

      Особенностью двоичных счётчиков синхронного типа является наличие ситуаций с одновременным переключением всех его разрядов (например, для суммирующего счётчика при переходе от овой комбинации 11…1 к комбинации 00…0 при переполнении счётчика и выработке сигнала переноса). Одновременное переключение многих триггеров создаёт значительный токовый импульс в цепях питания ЦУ и может привести к сбою в их работе. Поэтому в руководящих материалах по использованию некоторых БИС/СБИС программируемой логики, в частности, имеется ограничение на разрядность двоичных счётчиков заданной величиной k (например, 16). При необходимости применения счётчика большей разрядности рекомендуется переходить к у Грея, для которого переходы от одной овой комбинации к другой сопровождаются переключением всего одного разряда. Правда, для получения результата счета в двоичном е придётся использовать дополнительно преобразователь а, но это является платой за избавление от токовых импульсов большой интенсивности в цепях питания.

      Как работают двоичные счетчики

      На днях была крайняя необходимость собрать двоичный счётчик на JK-триггерах, и после того как мне надоело делать это методом научного тыка, решил обратиться к старым лекциям по цифровым устройствам. После долгого втыкания в лекции решил написать эту статью, так как в лекциях всё было сильно запутано, а в сети я не смог найти подробной методики синтеза. А начать стоит наверное с того, что основной проблемой при синтезе для меня стало заполнение диаграмм Вейча, ну в общем обо всём по порядку и поподробнее.

      Итак, счётчик на триггерах можно реализовать практически с любым количеством разрядов и любой таблицей переключения. Для примера будем собирать двоичный синхронный счётчик, считающий до 12, именно его мне нужно было собрать на днях). Поехали.
      Исходные данные:
      Сколько у нас будет выходов? log12(2)=3.58? , наверное всё-таки четыре)
      Как уже было сказано счётчик будет считать до 12, т.е. его таблица переключения будет такой:

      nQ1Q2Q3Q4
      11
      21
      311
      41
      511
      611
      7111
      81
      911
      1011
      11111
      1211
      130000

      Тут вроде бы всё понятно, просто подняли основную таблицу на один такт.
      Теперь то, что долго не давало мне покоя, что такое диаграмма Вейча?
      Диаграмма Вейча — такая табличка, которая позволяет минимизировать количество элементов схемы, путём не сложных преобразований.
      Каждая клетка диаграммы соответствует набору переменных функции в ее таблице истинности.
      Для двух переменных:

      Синтез двоичных суммирующих счётчиков на триггерах

      Прошу обратить внимание на вот какой факт значения в этих таблицах указаны чтобы показать соответствие таблице истинности(переключения), на самом деле так она не заполняется.

      Для трёх переменных:

      Синтез двоичных суммирующих счётчиков на триггерах

      Ага, а вот и для четырёх переменных:

      Синтез двоичных суммирующих счётчиков на триггерах

      Синтез двоичных суммирующих счётчиков на триггерах

      Нам необходимо определиться на каких триггерах делать схему. Я буду делать на JK триггерах потому, что это сказано в задании).
      Для того чтобы собрать схему нужно составить уравнения входов, для того чтобы составить уравнения входов понадобиться заполнить диаграммы Вейча(уже не прикладные),а диаграммы Вейча для входов необходимо заполнять по прикладным диаграммам и характеристической таблице выбранного триггера. тьфу, ничего не понятно. а ну и ладно, поехали.
      Вот характеристическая таблица JK триггера:

      Qn»Qn+1;JnKn
      000X
      011X
      10X1
      11X0

      Заполняем диаграммы Вейча исходя из этой таблицы, если в прикладной диаграмме стоит «00», то в диаграммах входов для J будет «0», а для K будет «X».

      Ну что-же, приступим к минимизации и получению уравнений входов, по которым легко соберём схему.
      Перед минимизацией нужно знать, что состояние «X» является неопределённым, т.е нам всё равно что это будет 0 или 1, поэтому его можно определить так как удобно нам.
      Те кто хоть раз сталкивались с минимизацией при помощи диаграмм Вейча или карт Карно, знают как это делать и для них трудностей возникать не должно, а вот для тех кто сталкивается с этим впервые опишу вкратце.
      Минимизация заключается в объединении ячеек диаграммы в группы из единиц или нулей, после чего с таких диаграмм считываются уравнения входов. Если объединение происходит по нулям, то потом при считывании над всеми значениями ставится инверсия.
      Мы будем объединять ячейки в группы из единиц, следует учесть , что чем больше клеток в группе, тем компактнее будет уравнение, но нельзя допускать чтобы в группе был и ноль (0) и единица (1), тогда уравнение будет не правильным, это следует учесть при доопределении состояний «X».
      Правила объединения в группы :
      1.Соседними являются не только клетки, расположенные рядом по вертикали и по горизонтали, но и клетки на противоположных концах диаграммы Вейча(или карты Карно)
      2.Клетки могут объединяться в группы по 2, по 4 по 8 (2ˆk) только в прямоугольной конфигурации.
      3.Одни и те же клетки могут входить в несколько групп.
      Начнём группировку с того, что определим состояния «X» для наибольшего количества единиц в группе:

      Синтез двоичных суммирующих счётчиков на триггерах

      Синтез двоичных суммирующих счётчиков на триггерах

      Синтез двоичных суммирующих счётчиков на триггерах

      Синтез двоичных суммирующих счётчиков на триггерах

      Сразу скажу, что если группа состоит из одного элемента, то уравнение будет состоять из четырех, если группа состоит из двух элементов, то уравнение её описывающее будет из трёх множителей, если же из четырёх, то два, а восемь — это один какой-то элемент(для случая с четырьмя аргументами). Иногда группа охватывает всю диаграмму Вейча как K1, тогда функция равна либо нулю, либо единице в зависимости от того, чем заполнена карта.(для нашего случая K1=1)
      Вернёмся к J1, так как у нас две группы определяющие вход J1, запишем полное уравнение, посмотрев в таблицу соответствия получаем J1=¯Q4+¯Q3.
      Такими же не сложными действиями получим остальные уравнения:
      J1=¯Q4+¯Q3, K1=1, J2=Q1, K2=Q1, J3=Q1*Q2, K3=Q1*Q2+Q4, J4=Q1*Q2*Q3, K4=Q3
      Отлично, теперь можно собрать схему и посмотреть как это работает:

      Суммирующий счётчик

      Схема собранная в Electronics WorkBench 5.12 отлично работает, для дополнительной проверки временная диаграмма из OrCad 9:

      Временная диаграмма суммирующего счётчика

      Ну вот пожалуй и всё, надеюсь кому-нибудь это пригодиться, для страждущих вот схема WorkBench, если что-то не понятно, то на форум или пишите в комментах, спасибо за внимание.

      Двоично-десятичный счётчик

      — Изучить принципиальные схемы, принцип действия интегральных счётчиков импульсов.

      — Приобрести практические навыки в работе с комбинационными и последовательностными операционными узлами.

      Краткие теоретические сведения

      Счётчики

      Счётчик импульсов – это узел ЭВМ, обеспечивающий хранение слова информации и выполнение над ним микрооперации счета, заключающейся в изменении значения числа в счётчике на 1. По существу счётчик представляет собой совокупность соединённых определённым образом триггеров. Счётчики обозначают через СТ (от англ. counter).

      Основными характеристиками счётчика являются разрешающая способность, быстродействие и информационная ёмкость. Разрешающая способность – это максимальное время между двумя сигналами, которые надёжно фиксируются счётчиком. Быстродействие счётчика – величина, обратная разрешающей способности и равная числу сигналов, фиксируемых счётчиком в единицу времени. Информационная ёмкость – максимальное число импульсов, которые могут быть подсчитаны счётчиком. Ёмкость счётчика определяется модулем счета М.

      Основное функциональное назначение счётчиков:

      · счёт импульсов, поступивших на вход;

      Из определения и логики работы счётчиков следует, что их текущее состояние зависит не только от нового пришедшего импульса, но также и от количества предыдущих импульсов. Значит, счётчики относятся к устройствам с памятью. Строятся счётчики, как и регистры, на основе однотипных связанных между собой триггеров. Наиболее часто используются T- и JK-триггеры. Комбинационные элементы в счётчиках используются для управления работой триггеров. Число триггеров определяет максимальное количество импульсов, которое может быть подсчитано счётчиком.

      Наибольшее распространение получили двоичные счётчики, счётчики с другим коэффициентом пересчёта можно получить путём введения дополнительный связей между разрядами.

      Двоичные счётчики.

      Четыре последовательно соединённых триггера образуют счетчик по модулю 2 4 = 16 . Максимально хранимое в счётчике число при полном его заполнении

      В исходном состоянии на всех триггерах установлены логические нули. Каждый триггер меняет своё состояние лишь в тот момент, когда на него действует отрицательный перепад напряжения. Таким образом, данный счётчик реализует суммирование входных импульсов.

      При срабатывании по заднему фронту (срезу) триггеры имеют инверсные динамические входы. Состояние счётчика в двоичном коде по приходу на вход каждого нового импульса увеличивается на единицу, осуществляется операция инкремента.

      Если исходные асинхронные Т-триггеры имеют прямые динамические входы, срабатывают по переднему фронту импульса при переходе из 0 в 1, то счётчик превращается в вычитающий. Он выполняет операцию декремента.

      Двоично-десятичный счётчик

      Для построения счётчика с модулем 10 число log210 округляют до ближайшего большего целого числа 4.

      В результате получаем число необходимых триггеров. Основанием для счётчика с модулем 10 служит двоичный счётчик, имеющий 2n состояний. Следовательно, счётчик с модулем 10 будет иметь L лишних неиспользуемых состояний, подлежащих исключению, L = 2 4 -10=6.

      Наибольшее распространение при построении таких счётчиков получили:

      · метод исключения лишних состояний;

      · метод управляемого сброса.

      Реверсивный счётчик

      Используя различные варианты прямого и обратного счёта, можно получить реверсивный счётчик. Такое переключение осуществляется с использованием элементов И-ИЛИ, И-ИЛИ-НЕ, которые устанавливаются между триггерами.

      Сумматор

      Сумматор — логический операционный узел, выполняющий

      арифметическое сложение кодов двух чисел. При арифметическом сложении выполняются и другие дополнительные операции: учёт знаков чисел, выравнивание порядков слагаемых и тому подобное. Указанные операции выполняются в арифметическо-логических устройствах (АЛУ) или процессорных элементах, ядром которых являются сумматоры.

      Выполнение работы.

      Двоичный счётчик

      Условно графическое обозначение счетчика:

      Статический режим.

      Данный счётчик суммирующий (счёт ведётся вверх от меньших значений к большим), Ксч = 16.

      Динамический режим.

      Вход R2Вход R1Режим работы
      Счёт
      Счёт
      Счёт
      Сброс

      Переключение счётчика происходит по спаду сигнала С («1» -> «0»).

      Двоично-десятичный счётчик

      УГО Двоично-десятичный счётчик:

      Схема двоично-десятичного счетчика:

      Статический режим.

      Данный счётчик является суммирующим, Ксч = 10.

      Динамический режим.

      Вход R2Вход R1Режим работы
      Счёт
      Счёт
      Счёт
      Сброс в «0»

      Вход S2Вход S1Режим работы
      Счёт
      Счёт
      Счёт
      Установка «9»

      Переключение счётчика происходит по спаду сигнала на входе С «1» -> «0».

      голоса
      Рейтинг статьи
      Ссылка на основную публикацию
      Adblock
      detector