Berezka7km.ru

Березка 7км
0 просмотров
Рейтинг статьи
1 звезда2 звезды3 звезды4 звезды5 звезд
Загрузка...

Параллельный двоичный счетчик импульсов

параллельный двоичный счетчик импульсов

Изобретение относится к области автоматики и импульсной техники и может найти применение в системах управления, контроля, измерений, устройствах связи и других устройствах различных отраслей техники. Техническим результатом является повышение быстродействия. Технический результат достигается за счет того, что параллельный двоичный счетчик импульсов содержит наращиваемый ряд идентичных бистабильных ячеек, у которого выходы предыдущих ячеек соединены с входами последующих посредством логических герконных ячеек. 2 ил.

Формула изобретения

Параллельный двоичный счетчик импульсов, содержащий один вход Вх для восприятия подсчитываемых импульсов и выходы по числу разрядов и состоящий из наращиваемых двух бистабильных ячеек, каждая из которых имеет счетный вход С, установочные входы R и S для установки начального кода счетчика, вход /+/, прямой выход Q и инверсный выход , входы /+/ всех ячеек соединены с плюсом /+/ источника питания, отличающийся тем, что содержит логические ячейки, каждая из которых содержит два замыкающих геркона, каждый из которых имеет свою обмотку управления, каждая логическая ячейка имеет три управляющих входа: А, В и D и выход К, причем вход А логической ячейки соединен с началом обмотки управления первого геркона, вход В — с началом обмотки управления второго геркона, концы упомянутых обмоток соединены с «минусом» источника питания, вход D соединен с первой контакт-деталью второго геркона, выход К логической ячейки соединен с первой контакт-деталью первого геркона, вторая контакт-деталь первого геркона соединена со второй контакт-деталью второго геркона, управляющие входы А логических ячеек соединены со счетными входами С бистабильных ячеек, а управляющие входы В — с прямыми выходами Q предыдущих бистабильных ячеек счетчика, управляющие входы D всех логических ячеек и счетный вход С первой бистабильной ячейки счетчика соединены с входом Вх счетчика импульсов, прямой выход Q первой бистабильной ячейки счетчика соединен со счетным входом С второй бистабильной ячейки счетчика, выходы К логических ячеек соединены со счетными входами С последующих бистабильных ячеек счетчика.

Описание изобретения к патенту

Изобретение относится к области автоматики и импульсной техники и может найти применение в системах управления, контроля, устройствах связи и других устройствах различных отраслей техники.

Известно устройство, описанное, например в [1], содержащее несколько последовательно включенных ячеек (модулей), реализованных на триггерах. Устройство позволяет подсчитывать импульсы в арифметическом двоичном коде.

К недостаткам такого устройства следует отнести разрушение двоичного кода при отключении источника питания.

Известно также устройство, описанное, например в [2], содержащее несколько последовательно включенных ячеек (модулей), каждая из которых представляет собой феррид-триггер.

К недостаткам такого устройства следует отнести низкое быстродействие, обусловленное последовательным срабатыванием ячеек.

В качестве прототипа принято устройство, описанное в [2].

Целью настоящего изобретения является повышение быстродействия, а также исключение разрушения выходного двоичного кода при отключении источника питания.

Поставленная цель достигается тем, что между разрядами (ячейками) счетчика (кроме первого и второго) установлены логические ячейки, позволяющие получить одновременное срабатывание нескольких ячеек. Счетчики могут быть суммирующие и вычитающие.

Сущность изобретения поясняется чертежами, где на фиг.1 приведена схема логической ячейки (элемент И), а на фиг.2 — схема предлагаемого параллельного суммирующего двоичного счетчика импульсов.

Параллельный суммирующий двоичный счетчик импульсов состоит из наращиваемых последовательно включенных по меньшей мере двух бистабильных ячеек [3] , каждая из которых имеет счетный вход С, установочные входы R и S для установки начального кода счетчика (посредством шифратора), вход (+), прямой выход Q и инверсный выход . Вход Вх счетчика (фиг.2) служит для восприятия подсчитываемых импульсов. Входы (+) всех ячеек счетчика, например четырех 5, 6, 7, 8, соединены с плюсом (+) источника питания. Прямой выход Q предыдущей ячейки счетчика соединен со счетным входом С последующей ячейки счетчика, кроме первых двух ячеек, посредством логических ячеек (фиг.1). Каждая логическая ячейка (9 и 10) содержит два замыкающих геркона (1 и 2 фиг.1), каждый из которых имеет обмотку управления (3 и 4). Логическая ячейка имеет входы А, В, D и выход К. Вход А логической ячейки соединен с началом обмотки 4 первого геркона 2, вход В — с началом обмотки 3 второго геркона 1, вход D соединен с первым контакт-деталью второго геркона 1, выход К соединен с первым контакт-деталью первого геркона 2. Второй контакт-деталь первого геркона 2 соединен со вторым контакт-деталью второго геркона 1. Концы обмоток соединены с массой (минусом) источника питания. Управляющие входы А логических ячеек (фиг.2) соединены со счетными входам С, а управляющие входы В — с прямыми выходами Q предыдущих ячеек счетчика. Управляющие входы D всех логических ячеек и счетный вход С первой ячейки счетчика соединены со входом Вх счетчика импульсов. Прямой выход Q первой ячейки счетчика соединен со счетным входом С второй ячейки счетчика. Выходы К логических ячеек соединены со счетными входами С последующих ячеек счетчика.

Читайте так же:
Счетчик калорий для nokia

Использование герконной логической ячейки и размещение ее между соседними бистабильными ячейками счетчика в источниках не обнаружено.

Работа ячейки [3] параллельного суммирующего двоичного счетчика импульсов осуществляется в следующей последовательности. Вход Вх счетчика предназначен для восприятия входных подсчитываемых сигналов.

Перед началом работы ячейка приводится в необходимое начальное состояние. Для выключенного состояния (Q=0) на установочный вход R подается кратковременный сигнал логической единицы (0—>1—>0) при отсутствии или нулевом сигнале на установочном входе S. При этом на прямом выходе Q ячейки счетчика устанавливается сигнал Q=0, а на инверсном . Для включенного состояния (Q= 1) на установочный вход S подается кратковременный сигнал логической единицы (0—>1—>0) при отсутствии или нулевом сигнале на установочном входе R. При этом на прямом выходе ячейки счетчика устанавливается сигнал Q=1, а на инверсном . Работа логической ячейки (фиг.1) осуществляется в следующей последовательности. При поступлении сигнала только на один из управляющих входов А или В срабатывает (замыкается) только один геркон (1 или 2). Герконы включены последовательно, поэтому на выходе К логической ячейки сигнал отсутствует. И только при одновременном поступлении единичных сигналов на управляющие входы А и В срабатывают (замыкаются) оба геркона, на выходе К появляется единичный выходной сигнал. Вход D предназначен для восприятия управляющего входного сигнала от входа Вх счетчика. Выходы 1 ; х 2 ; х 3 ; х 4 предназначены для снятия выходного двоичного кода счетчика.

Параллельный двоичный счетчик импульсов (фиг.2) работает в следующей последовательности. При поступлении и окончании первого подсчитываемого сигнала, например, после обнуления счетчика на счетный вход С 1 первой (младшей) ячейки 5, на ее прямом выходе устанавливается сигнал Q 1 =1, а на инверсном выходе . Сигнал Q 1 = 1 передается на счетный вход С 2 второй ячейки 6 счетчика, подготавливая ее к переключению. Одновременно единичный сигнал передается на управляющий вход А 1 логической ячейки 9, подготавливая ее к срабатыванию. На выходе счетчика (х 4 ; х 3 ; х 2 ; х 1 ) устанавливается код 0001. Второй сигнал (после окончания), поступивший на счетный вход С 1 , возвращает ячейку 5 в исходное состояние Q 1 =0, и переключает ячейку 6 в состояние Q 2 =1, . На выходе счетчика устанавливается код 0010.

Читайте так же:
Счетчик меркурий цэ 2727

После окончания третьего поступившего сигнала ячейка 5 устанавливается в состояние Q 1 =1, , вызывая срабатывание логической ячейки 9. На ее выходе появляется сигнал К 1 =1, подготавливающий к переключению ячейку 7 счетчика. На выходе счетчика устанавливается код 0011.

После окончания четвертого импульса ячейка 5 счетчика устанавливается в состояние Q 1 = 0, , что вызывает появление сигналов Q 2 =0, . В результате исчезновения сигналов А 1 (Q 1 =0) и В 1 (Q 2 =0) исчезает сигнал С 3 (К 1 = 0) и на выходе счетчика устанавливается код 0100.

После окончания пятого поступившего на счетчик сигнала ячейки 5 устанавливается Q 1 = 1, . Ячейка 6 счетчика и остальные ячейки сохраняют свое прежнее состояние. На выходе счетчика устанавливается код 0101.

После окончания шестого сигнала ячейка 5 счетчика устанавливается в состояние Q 1 =0, , переключая ячейку счетчика 6 в состояние Q 2 =1, . Остальные ячейки сохраняют свое прежнее состояние. На выходе счетчика устанавливается код 0110.

После окончания седьмого сигнала ячейка 5 счетчика устанавливается в состояние Q 1 =1, , подготавливая к переключению ячейку счетчика 6. На выходе счетчика устанавливается код 0111.

После окончания восьмого сигнала ячейка 5 счетчика устанавливается в состояние Q 1 =0, , переключая ячейку 6 счетчика в состояние Q 2 =0, , что переводит сигналы в состояния С 3 =0, Q 3 =0, C 4 =0, Q 4 =1. На выходе счетчика устанавливается код 1000.

Дальнейшая работа счетчика осуществляется аналогично.

При любом переходе состояний счетчика переключение его ячеек осуществляется одновременно (параллельно), что сокращает время установки кода.

Подключение входов А i и В i логических ячеек вместо прямых к инверсным выходам ячеек счетчика преобразовывает его из суммирующего в вычитающий.

Источники информации
1. Букреев И. Н. и др. Микроэлектронные схемы цифровых устройств, М., «Советское радио», 1973, стр.137, рис.5.1.

2. Патент РФ 2115227 С1. Последовательный реверсивный двоичный счетчик импульсов.

Как работает двоичный счетчик?

Свойство триггеров, основанное на том, что они могут находиться в определенном устойчивом состоянии, изменяющемся только при подаче тактового импульса, используется также для создания счетчиков. Эти счетчики используются для деления частоты и разных арифметических действий, в том числе для счета импульсов.

В гл. 10 обсуждалось применение триггеров в схемах делителей частоты. Теперь рассмотрим с точки зрения цифровой техники схему, используемую в качестве счетчика.

На рис. 12.24, а представлена схема двоичного счетчика, построенного из четырех триггеров Т или JK, соединенных последовательно.

Рас. 12.24. Схема двоичного счетчика, состоящего из четырех триггеров Т (а), и его временные диаграммы (б)

Предположим, что в начальном состоянии перед счетом все триггеры находятся в состоянии 0. Первый импульс, появляющийся на тактовом входе первого триггера А, вызывает своим отрицательным фронтом изменение состояния его выхода с 0 на 1. Состояние второго триггера Б в это время не подвергается изменению, поскольку, для того чтобы вызывать его изменение, необходимо появление на его тактовом входе отрицательного фронта. Триггеры С и D также остаются в состоянии 0. При втором импульсе на входе триггера А произойдет изменение состояния триггера А, а возникающий при этом отрицательный фронт изменит состояние триггера Б с 0 на 1. Триггеры В и Г пока остаются в состоянии 0. Изменения состояний триггеров при очередных импульсах на тактовом входе триггера А лучше всего можно проследить на временных диаграммах счетчика, представленных на рис. 12.24, б. Их также можно свести в следующую таблицу состоянии (табл. 12.8)

Читайте так же:
Счетчик просмотра новости dle

Можно легко заметить, что состояния триггеров, записанные в последовательности Г — В — Б — А, представляют число входных импульсов, записанных в двоичном коде 8-4-2-1. Временные зависимости для рассматриваемого счетчика представлены на рис. 12.24, б.

Обсуждаемая схема частот входит в качестве типовой в состав более крупных счетных систем. Применяются также и другие схемы счетчиков, в том числе с большим числом триггеров, считывающие импульсы в различных кодах. Для сигнализации о состоянии счетчика используются соответствующие дешифрирующие схемы (например, в виде матричной схемы), обеспечивающие сигналы, которые приводят в действие схемы индикаторов состояния счетчиков (например, на лампах тлеющего разряда или на электролюминесцентных диодах). Счетчики находят широкое применение, в частности, во многих электронных приборах, например в частотомерах.

Счётчик (электроника)

Счётчик числа импульсов — устройство, на выходах которого получается двоичный или двоично-десятичный код, определяемый числом поступивших импульсов. Счётчики могут строиться на двухступенчатых D-триггерах, T-триггерах и JK-триггерах.

Основной параметр счётчика — модуль счёта — максимальное число единичных сигналов, которое может быть сосчитано счётчиком. Счётчики обозначают через СТ (от англ. counter).

Содержание

Классификация [ править | править код ]

  • по числу устойчивых состояний триггеров
    • на двоичных триггерах
    • на троичных триггерах [1]
    • на n-ичных триггерах
    • двоично-десятичные (декада);
    • двоичные;
    • с произвольным постоянным модулем счёта;
    • с переменным модулем счёта;
    • суммирующие;
    • вычитающие;
    • реверсивные;
    • с последовательным переносом;
    • с ускоренным переносом;
      • с параллельным ускоренным переносом;
      • со сквозным ускоренным переносом;
      • синхронные;
      • асинхронные;

      Двоичные счётчики [ править | править код ]

      Известно, что счётный триггер делит частоту входных импульсов на два. Сопоставив этот факт с указанной выше закономерностью, видим, что счётчик может быть построен в виде цепочки последовательно включённых счётных триггеров. Заметим, кстати, что согласно ГОСТу входы элементов изображаются слева, а выходы справа. Соблюдение этого правила ведёт к тому, что в числе, содержащемся в счётчике, младшие разряды расположены левее старших.

      Двоичные счётчики с параллельным переносом и соседним кодированием [ править | править код ]

      Выше рассмотрены схемы двоичных последовательных счётчиков, то есть таких счётчиков, в которых при изменении состояния определённого триггера возбуждается последующий триггер, причём триггеры меняют свои состояния не одновременно, а последовательно. Если в данной ситуации должны изменить свои состояния n триггеров, то для завершения этого процесса потребуется n интервалов времени, соответствующих времени изменения состояния каждого из триггеров. Такой последовательный характер работы является причиной двух недостатков последовательного счётчика: меньшая скорость счёта по сравнению с параллельными счётчиками и возможность появления ложных сигналов на выходе схемы. В параллельных счётчиках синхронизирующие сигналы поступают на все триггеры одновременно.

      Последовательный характер переходов триггеров счётчика является источником ложных сигналов на его выходах. Например, в четырёхразрядном счётчике, ведущем счёт в обычном четырёхразрядном двоичном коде с «весами» разрядов 8-4-2-1, при переходе от состояния 7 10 = 0111 2 =0111_<2>> к состоянию 8 10 = 1000 2 =1000_<2>> на выходе появится следующая последовательность состояний:

      Это означает, что при переходе из состояния 7 в состояние 8 на входах счётчика на короткое время появятся коды, соответствующие состояниям 6; 4; 0. Смена этих промежуточных состояний может вызвать ложную работу других логических схем, например, если к такому счётчику подключён дешифратор, то на его выходах 0, 4, 6 могут кратковременно возникнуть активные состояния, которые могут ложно изменить состояния подключённых к ним по входам других триггеров — это нежелательное явление называют логическими «гонками» или «гонками сигналов». Исключить гонки можно, применяя счётчики с соседним или противогоночным кодированием состояний, например, считающие в рефлексивном коде Грея.

      С целью уменьшения времени протекания переходных процессов можно реализовать счётчик в варианте с подачей входных счётных импульсов одновременно на все триггеры. В этом случае получим счётчик с параллельным переносом.

      По схемам счётчиков с параллельным переносом строятся счётчики, задержка переключения одного триггера у которых соизмерима с периодом считаемых импульсов.

      Пример. Если задержка переключения одного триггера 30 нс, то при построении счётчика по схеме с последовательным переносом более чем четырёхразрядного, работающего в обычном двоичном коде, при периоде счётных импульсов 120 нс и ниже начнутся сбои счёта, перенос не успевает распространиться по цепочке триггеров до прихода очередного счётного импульса.

      В счётчиках с параллельным переносом на информационные входы триггеров подаются сигналы, являющиеся логической функцией состояния счётчика и определяющие конкретные триггеры, которые должны изменить своё состояние при данном входном импульсе. Принцип стробирования сводится к следующему: триггер меняет своё состояние при пропускании очередного импульса синхронизации, если все предыдущие триггеры находились в состоянии логической единицы.

      Параллельные счётчики имеют более высокое быстродействие по сравнению с последовательными, поскольку логическая функция от текущего состояния счётчика и счётного импульса поступают на переключающие входы всех триггеров одновременно.

      Максимальным быстродействием обладают синхронные счётчики с параллельным переносом, структуру которых найдем эвристически, рассмотрев процессы прибавления единицы к двоичным числам и вычитания её из них.

      Счётчики с последовательно-параллельным переносом [ править | править код ]

      В связи с ограничениями на построение счётчиков с параллельным переносом большой разрядности широкое распространение получили счётчики с групповой структурой, или счётчики с последовательно-параллельным переносом. Разряды таких счётчиков разбиваются на группы, внутри которых организуется принцип параллельного переноса. Сами же группы соединяются последовательно с использованием конъюнкторов, формирующих перенос в следующую группу при единичном состоянии всех триггеров предыдущих. При единичном состоянии всех триггеров группы приход очередного входного сигнала создаст перенос из этой группы. Эта ситуация подготавливает межгрупповой конъюнктор к прямому пропусканию входного сигнала на следующую группу.

      В наихудшем для быстродействия случае, когда перенос проходит через все группы и поступает на вход последней,

      где ĺ — число групп, tГР — время установления кода в группе.

      В развитых сериях ИС обычно имеется по 5…10 вариантов двоичных счётчиков, выполненных в виде четырёхразрядных групп (секций). Каскадирование секций может выполняться путём их последовательного включения по цепям переноса, организации параллельно-последовательных переносов или для более сложных счётчиков с двумя дополнительными управляющими входами разрешения счета и разрешения переноса путём организации параллельных переносов и в группах, и между ними.

      Особенностью двоичных счётчиков синхронного типа является наличие ситуаций с одновременным переключением всех его разрядов (например, для суммирующего счётчика при переходе от кодовой комбинации 11…1 к комбинации 00…0 при переполнении счётчика и выработке сигнала переноса). Одновременное переключение многих триггеров создаёт значительный токовый импульс в цепях питания ЦУ и может привести к сбою в их работе. Поэтому в руководящих материалах по использованию некоторых БИС/СБИС программируемой логики, в частности, имеется ограничение на разрядность двоичных счётчиков заданной величиной k (например, 16). При необходимости применения счётчика большей разрядности рекомендуется переходить к коду Грея, для которого переходы от одной кодовой комбинации к другой сопровождаются переключением всего одного разряда. Правда, для получения результата счета в двоичном коде придётся использовать дополнительно преобразователь кода, но это является платой за избавление от токовых импульсов большой интенсивности в цепях питания.

      Измерение частоты и временных интервалов. Цифровые частотомеры

      Для измерения частоты и временных интервалов применяются цифровые частотомеры, работа которых основана на методе дискретного счета.

      Этот метод заключается на подсчете числа импульсов, сформированных из входного измеряемого сигнала, в течение определенного интервала времени, которое называется временем счета и равно длительности строб-импульса.

      Рассмотрим структурную схему цифрового частотомера при измерении частоты сигнала (см. рисунок 26).

      Рисунок 26 – Измерение частоты сигнала при помощи цифрового частотомера

      Исследуемый гармонический сигнал с частотой fx подается на входное устройство ВУ, которое усиливает или ослабляет его до значения, требуемого для работы ФИ (формирователя импульсов).

      ФИ преобразует гармонический сигнал в последовательность коротких однополярных импульсов с крутыми фронтами, следующих с периодом Тх и называемых счетными.

      Эти импульсы поступают на один из входов временного селектора ВС, на второй вход ВС от УУ (устройства формирования и управления) подается строб-импульс прямоугольной формы длительностью Т > Тх. Интервал Т называют временем счета.

      Под действием строб-импульса ВС открывается и в течение его длительности пропускает Nx импульсов на вход счетчика СИ.

      Для формирования строб-импульса на УУ поступают короткие импульсы с периодом Т0 от схемы, состоящей из кварцевого генератора КГ образцовой частоты fкв и декадного делителя частоты ДДЧ, каждая декада которого уменьшает частоту кварцевого генератора в 10 раз. Счетчик подсчитывает число импульсов Nx и выдает соответствующий цифровой код в УЦО.

      Результат измерения частоты отображается УЦО в виде:

      fx = Nx · 10 n , n — предел измерения; Nx — число импульсов подсчитанных счетчиком за время Т

      Если n = 6, то измерения проводятся в МГц.

      Перед началом измерений УУ сбрасывает показания счетчика в нуль.

      Рассмотрим структурную схему цифрового частотомера при измерении периода сигнала (см. рисунок 27)

      Рисунок 27 – Измерение периода сигнала при помощи цифрового частотомера

      При измерении периода (длительности импульсов) подсчитывается количество импульсов опорной частоты (частоты заполнения или меток времени) за время длительности строб-импульса, при этом его длительность равна периоду исследуемого сигнала.

      Измерение интервала времени Тх цифровым методом основано на заполнении его импульсами, следующими с образцовым периодом Т и подсчете числа Мх этих импульсов за время Тх.

      Исследуемый гармонический сигнал с периодом Тх после прохождения ВУ и ФИ преобразуется в последовательность коротких импульсов с измеряемым периодом Тх.

      В УУ из этих импульсов формируется строб-импульс прямоугольной формы и длительностью Тх, и поступает на один из входов ВС.

      На второй вход ВС подаются короткие импульсы с образцовым периодом Т0, сформированные ДДЧ из колебаний КГ.

      Под действием строб-импульса ВС открывается и пропускает на счетчик СИ число Мх счетных импульсов в течение интервала времени Тх, равном длительности строб-импульса.

      Счетчик подсчитывает количество импульсов Mx и выдает соответствующий цифровой код в УЦО.

      Результат измерения периода отображается УЦО в виде Тх = Мх × 10 -n

      где n – предел измерения.

      Мх – число импульсов, подсчитанных счетчиком за время Тх

      При n = 6, УЦО отображает число Мх, соответствующее периоду Тх, выраженному в мкс.

      голоса
      Рейтинг статьи
Ссылка на основную публикацию
Adblock
detector