Berezka7km.ru

Березка 7км
0 просмотров
Рейтинг статьи
1 звезда2 звезды3 звезды4 звезды5 звезд
Загрузка...

3-битный двоичный счетчик

3-битный двоичный счетчик

Внимание! Микросхема 4027 является CMOS и поэтому чувствительна к статическому электричеству!

ПЕРЕКРЕСТНЫЕ ССЫЛКИ

Уроки в электрических цепях, том 4, глава 10: «Мультивибраторы»

Уроки в электрических цепях, том 4, глава 11: «Счетчики»,

ЦЕЛИ ОБУЧЕНИЯ

  • Использование таймера 555 в качестве генератора прямоугольной формы
  • Как сделать асинхронный счетчик с помощью JK-триггеров

СХЕМАТИЧЕСКАЯ СХЕМА

Image

ИЛЛЮСТРАЦИИ

Image

ИНСТРУКЦИИ

В некотором смысле, эта схема «обманывает», используя только два JK-триггера, чтобы сделать трехбитовый двоичный счетчик. Обычно используются три триггера — по одному для каждого бинарного бита, но в этом случае мы можем использовать тактовый импульс (выход 555 таймера) как немного свой. Когда вы построите эту схему, вы обнаружите, что это счетчик «вниз». То есть, его счетная последовательность переходит от 111 до 110 к 101 к 100 к 011 к 010 к 001 к 000, а затем обратно к 111. Хотя можно построить счетчик «вверх» с использованием триггеров JK, для этого потребуется дополнительная компонентов и ввести в схему большую сложность.

Таймер 555 работает как медленный, прямоугольный генератор с рабочим циклом около 50 процентов. Этот рабочий цикл становится возможным благодаря использованию диода для «обхода» нижнего резистора во время цикла зарядки конденсатора, так что постоянная времени зарядки является только RC, а не 2RC, как и без диода.

Настоятельно рекомендуется, чтобы в этом эксперименте, как и во всех экспериментах, строить схему поэтапно: идентифицировать части схемы с определенными функциями и строить эти порции по одному, проверять каждую и проверять ее производительность перед построением следующего. Очень распространенная ошибка новых студентов-электроники заключается в том, чтобы построить целую цепь сразу, не тестируя ее в процессе строительства, а затем столкнуться с возможностью одновременного решения нескольких проблем, когда придет время, чтобы наконец применить к ней силу. Помните, что небольшое количество дополнительного внимания, уделяемого деталям в начале проекта, стоит огромного количества работ по устранению неполадок ближе к концу! Студенты, которые совершают ошибку, не испытывая участки схемы, прежде чем пытаться управлять всей сетью часто (ложно), считают, что время, затрачиваемое на тестирование этих разделов, не стоит того, а затем потратить дни, пытаясь выяснить, в чем проблема ) может быть с их экспериментом.

Следуя этой философии, сначала создайте схему таймера 555, прежде чем даже подключить 4027 IC к макету. Подключите выход 555 (контакт № 3) к светодиоду «Самый слабый бит» (LSB), чтобы вы визуализировали его состояние. Убедитесь, что выход осциллирует в медленном прямоугольном паттерне (светодиод «горит» примерно столько же, сколько «выключен» в цикле) и что он является надежным сигналом (нет неустойчивого поведения, никаких необъяснимых пауз ). Если таймер 555 не работает должным образом, то и остальная цепь счетчика не будет! После того, как схема таймера была доказана, переходите к подключению 4027 IC к макету и завершите остальные необходимые соединения между ним, схемой таймера 555 и светодиодной сборкой.

Счётчики. Асинхронные счётчики

Счетчики представляют собой более высокий, чем регистры, уровень сложности цифровых микросхем, имеющих внутреннюю память. Хотя в основе любого счетчика лежат те же самые триггеры, которые образуют и регистры, но в счетчиках триггеры соединены более сложными связями, в результате чего их функции — сложнее, и на их основе можно строить более сложные устройства, чем на регистрах. Точно так же, как и в случае регистров, внутренняя память счетчиков — оперативная, то есть ее содержимое сохраняется только до тех пор, пока включено питание схемы. С выключением питания память стирается, а при новом включении питания схемы содержимое памяти будет произвольным, случайным, зависящим только от конкретной микросхемы, то есть выходные сигналы счетчиков будут произвольными.

Работа 4-разрядного двоичного счетчика

Асинхронные счетчики строятся из простой цепочки JK-триггеров, каждый из которых работает в счетном режиме. Выходной сигнал каждого триггера служит входным сигналом для следующего триггера. Поэтому все разряды (выходы) асинхронного счетчика переключаются последовательно (отсюда название — последовательные счетчики), один за другим, начиная с младшего и кончая старшим. Каждый следующий разряд переключается с задержкой относительно предыдущего, то есть, вообще говоря, асинхронно, не одновременно с входным сигналом и с другими разрядами.

Читайте так же:
Население абхазии счетчик населения

Асинхронные счетчики стандартных серий

Чем больше разрядов имеет счетчик, тем большее время ему требуется на полное переключение всех разрядов. Задержка переключения каждого разряда примерно равна задержке триггера, а полная задержка установления кода на выходе счетчика равна задержке одного разряда, умноженной на число разрядов счетчика. Легко заметить, что при периоде входного сигнала, меньшем полной задержки установления кода счетчика, правильный код на выходе счетчика просто не успеет установиться, поэтому такая ситуация не имеет смысла. Это накладывает жесткие ограничения на период (частоту) входного сигнала, причем увеличение, к примеру, вдвое количества разрядов счетчика автоматически уменьшает вдвое предельно допустимую частоту входного сигнала.

Временная диаграмма работы 4-разрядного асинхронного счетчика

Основное применение асинхронных счетчиков состоит в построении всевозможных делителей частоты, то есть устройств, выдающих выходной сигнал с частотой, в несколько раз меньшей, чем частота входного сигнала. В данном случае нас интересует не выходной код счетчика, то есть не все его разряды одновременно, а только один разряд, поэтому взаимные задержки отдельных разрядов не играют роли, полная задержка переключения счетчика не имеет значения. Простейший пример делителя частоты на два — это триггер в счетном режиме или счетчик, выходным сигналом которого является выход первого, младшего разряда 1.

При построении делителей частоты иногда важна не только частота выходного сигнала, но и его форма, его скважность, то есть отношение периода следования импульсов к длительности этих импульсов. В таких случаях чаще всего требуется меандр — цифровой сигнал со скважностью, равной двум (длительность импульсов равна длительности паузы между ними). Получить меандр из любого сигнала довольно просто: надо использовать дополнительный делитель частоты на 2, правда, при этом частота выходного сигнала уменьшится еще вдвое.

В делителе использован счетчик ИЕ2, у которого одноразрядный внутренний счетчик включен после трехразрядного внутреннего счетчика. Трехразрядный счетчик делит частоту входного сигнала на 5, но выходные импульсы имеют скважность, не равную двум (она равна 5). Одноразрядный счетчик делит частоту еще вдвое и одновременно формирует меандр. Задержки переключения разрядов счетчика относительно друг друга на рисунке не показаны (применяем первый уровень представления, логическую модель).

Делитель частоты на 10, выдающий меандр

Иногда возникает задача деления частоты входного сигнала в произвольное число раз (не в 10 и не в 2 n , что легко обеспечивается самой структурой стандартных счетчиков). В этом случае можно организовать сброс счетчика при достижении им требуемого кода путем введения обратных связей. Например, на рис. показан простейший делитель частоты на 9 на основе счетчика ИЕ5. При достижении его выходным кодом значения 9 (то есть 1001) счетчик автоматически сбрасывается в нуль по входам R1 и R2, и счет начинается снова. В результате частота выходного сигнала в 9 раз меньше частоты входного сигнала. При этом скважность выходного сигнала не равна двум. Временная диаграмма показана на рисунке для первого уровня представления (без учета временных задержек).

Делитель частоты на 9 с обратными связями

Если в числе, на которое надо делить частоту, больше двух единиц (например, 15, то есть 1111, или 13, то есть 1101), то для формирования сигнала сброса надо использовать элементы 2И, 3И или 4И, чтобы объединить все выходы, равные единице. В результате можно построить делитель входной частоты в любое число раз от 2 до 2N, где N — число разрядов используемого счетчика. Правда, при организации обратных связей надо учитывать ограничение на быстродействие счетчика. Все разряды, используемые для обратной связи, должны успеть переключиться за один период входного сигнала. Скважность выходного сигнала может принимать в данном случае самые разные значения, например, выходной сигнал может представлять собой очень короткие импульсы.

Читайте так же:
Счетчик ревизор ежедневные выплаты

Двоичные счетчики асинхронный двоичный счетчик

3.7. Электронные счетчики и делители частоты

На базе счетных триггеров можно построить цифровое устройство, получившее название электронного счетчика. Электронные счетчики ( далее, просто счетчики) позволяют вести подсчет электрических импульсов, количество которых (поступивших на вход счетчика) представляется, обычно, в параллельном коде. Счетчики могут отличаться модулем счета и типом счетной последовательности, которая, в частности, может быть двоичной, двоично-десятичной, в коде Грея и т.п. Цифровые последовательностные устройства, выполненные по схеме счетчика, но имеющие один счетный вход и один выход называются делителями частоты. Таким образом, любой счетчик может служить в качестве делителя частоты, если используется информация только одного из его выходов. Так как счетчики и делители имеют единую структуру, основное внимание будет уделено синтезу счетчиков.

Счетчики и делители подразделяются на асинхронные и синхронные. У синхронных счетчиков все разрядные триггеры синхронизируются параллельно одними и теми же синхроимпульсами, поступающими из источника этих импульсов. Асинхронные счетчики имеют последовательную синхронизацию, т.е. каждый последующий разрядный триггер синхронизируется выходными импульсами триггера предыдущего разряда. Асинхронные счетчики иногда называют последовательными, а синхронные счетчики — параллельными.

Синхронные счетчики, в свою очередь, подразделяются на параллельно-синхронные и последовательно-синхронные. Параллельные счетчики имеют более высокую скорость счета, чем асинхронные.

Счетчики, независимо от способа синхронизации, подразделяются на счетчики прямого счета (суммирующие) и на счетчики обратного счета (вычитающие). В интегральном исполнении выпускаются также реверсивные счетчики, в которых имеется специальный вход для переключения режима работы, т.е. направления счета. Многие типы счетчиков, выпускаемые промышленностью в интегральном исполнении, имеют дополнительные входы предустановки, позволяющие использовать эти счетчики в режиме регистра памяти.

В качестве разрядных триггеров счетчиков и делителей могут быть использованы двухступенчатые D-триггеры, Т- и JK-триггеры.

Счетчики относятся к последовательностным устройствам с циклически повторяющейся последовательностью состояний. Число, соответствующее количеству импульсов (поступивших на вход счетчика), при котором счетчик “возвращается” в исходное состояние, называется модулем или коэффициентом счета. Модуль счета, обычно, обозначают буквой М (или Ксч). Например, максимальный модуль счета счетчика из двух триггеров равен М = 2 2 = 4, трех триггеров — М = 2 3 = 8 и т.д. В общем случае для n — разрядного счетчика — М = 2 n . Модуль счета счетчика численно совпадает с модулем деления делителя частоты. Счетчик по модулю 8 позволяет реализовать (без дополнительных схемных затрат) делитель частоты на 8. Это значит, что данный делитель делит частоту входной импульсной последовательности на 8.

Асинхронный двоичный счетчик. Асинхронный двоичный счетчик представляет собой совокупность последовательно соединенных триггеров (D — или JK ), каждый из которых ассоциируется с битом в двоичном представлении числа. Если в счетчике m триггеров, то число возможных состояний счетчика равно 2 m , и, следовательно, модуль счета М также равен 2 m . Счетная последовательность в двоичном суммирующем счетчике начинается с нуля и доходит до максимального числа 2 m — 1, после чего снова проходит через нуль и повторяется. В вычитающем двоичном счетчике последовательные двоичные числа перебираются в обратном порядке, и при повторении последовательности максимальное число следует за нулем.

Рассмотрим устройство двоичного суммирующего счетчика по модулю М=16, выполненного на базе JK-триггеров (рис. 3.33, а).

Как видно из рис. 3.33, (а), синхронизирующие входы всех триггеров, кроме крайнего левого (Т1), соединены с выходами предыдущих триггеров. Поэтому состояние триггера меняется в ответ на изменение состояния предыдущего триггера.

Из таблицы состояния счетчика (рис. 3.33, б) легко заметить, что значение разряда в выбранной позиции меняется тогда, когда в соседней справа позиции состояние переходит из “1” в “0”, управление триггерами осуществляется задним фронтом синхроимпульсов (отрицательным перепадом напряжения импульса синхронизации).

Рис. 3.33. Схема а), таблица состояний триггеров б) и временные диаграммы, поясняющие работу в) последовательного четырехразрядного счетчика на

Временные диаграммы, поясняющие работу асинхронного суммирующего счетчика приведены на рис. 3.33, в.

Счетчики обратного счета (вычитающие счетчики). На рис. 3.34 приведена схема асинхронного трехразрядного двоичного вычитающего счетчика, построенного на базе D-триггеров. Отметим, что условия для изменения состояний триггеров вычитающих счетчиков аналогичны условиям для суммирующих счетчиков с той лишь разницей, что они должны “опираться” на значения инверсных, а не прямых выходов триггеров. Следовательно, рассмотренный выше счетчик можно превратить в вычитающий, просто переключив входы “С” триггеров с выходов Q на выходы . Когда в качестве разрядных триггеров используются D-триггеры, синхронизируемые передним фронтом синхроимпульсов, для получения вычитающего счетчика (асинхронного) входы “С” последующих тригеров соединяются с прямыми выходами предыдущих, также как в счетчике прямого счета, построенного на JK-триггерах.

Читайте так же:
Плата по счетчику меньше чем одна

Работа вычитающего счетчика на D-триггерах наглядно иллюстрирована на рис. 3.34, (б). Из рис. 3.34 следует, что после нулевого состояния всех триггеров, с приходом первого синхроимпульса они устанавливаются в состояние “1”. Поступление второго синхроимпульса приводит к уменьшению этого числа на одну единицу и т.д. После поступления восьмого импульса, снова, все триггеры обнуляются и цикл счета повторяется, что соответствует модулю М=8.

В некоторых случаях необходимо, чтобы счетчик мог работать как в прямом, так и в обратном направлении счета. Такие счетчики называются реверсивными. Реверсивные счетчики могут быть как асинхронного, так и синхронного типа. Они строятся путем применения логических коммутаторов (мультиплексоров) в цепях связи между триггерами. Так, например, асинхронный реверсивный двоичный счетчик можно построить, если обеспечить подачу сигналов с прямого (при суммировании) или с инверсного (при вычитании) выхода пре-дыдущего JK- или Т-триггера на счетный вход последующего. В случае, когда реверсивный счетчик строится на базе D-триггеров, управляемых передним фронтом, для получения режима прямого счета следует соединить инверсный выход предыдущего с счетным входом последующего триггера.

Все рассмотренные типы счетчиков могут быть использованы в цифровых устройствах “умеренного” быстродействия, когда частота следования синхроимпульсов не превышает критического значения, при котором время задержки установки триггеров последних (старших) разрядов счетчика становится соизмеримым с длительностью периода входных тактовых импульсов. В связи с этим, асинхронные счетчики строятся на относительно небольшое количество разрядов, так как при большем количестве разрядов выходные сигналы триггеров старших разрядов появляются позднее, чем управляющие фронты синхроимпульсов (поступающих на вход первого триггера) .

Параллельные счетчики (синхронные счетчики). Как было уже сказано выше, параллельные счетчики бывают двух типов: синхронные параллельные и синхронные последовательные.

Синхронный последовательный счетчик. По способу подачи синхроимпульсов такие счетчики параллельные, т.е. синхроимпульсы поступают на все триггеры счетчика параллельно, а по способу управления (подачи управляющих импульсов) — последовательные. Схема синхронного последовательного счетчика, реализованного на JK-триг-герах, приведена на рис. 3.35.

Синхронный последовательный счетчик обладает повышенным быстродействием, однако, за счет последовательного формирования управляющих уровней, на входы “J” и “К” счетных триггеров, быстродействие несколько уменьшается. От этого недостатка лишены параллельные синхронные счетчики, в которых формирование управляющих уровней и их подача на соответствующие входы триггеров счетчика осуществляется одновременно, т.е. параллельно. Пример реализации параллельного синхронного счетчика иллюстрирован на рис. 3.36.

Поскольку счетчик имеет одну общую линию синхронизации, состояние триггеров меняется синхронно, т.е. те триггеры, которые по синхроимпульсу должны изменить свое состояние, делают это одновременно, что существенно повышает быстродействие синхронных счетчиков.

Счетчики с произвольным коэффициентом счета . Принцип построения подобного класса счетных устройств состоит в исключении нескольких состояний обычного двоичного счетчика, являющихся избыточными для счетчиков с коэффициентом пересчета, отличающимися от двоичных. При этом избыточные состояния исключаются с помощью обратных связей внутри счетчика.

Число избыточных состояний для любого счетчика определяется из следующего выражения:

где М — число запрещенных состояний, Ксч — требуемый коэффициент счета; 2 m — число устойчивых состояний двоичного счетчика.

Задача синтеза счетчика с произвольным коэффициентом счета заключается в определении необходимых обратных связей и минимизации их числа. Требуемое количество триггеров определяется из выражения

где [log2 Ксч] — двоичный логарифм заданного коэффициента пересчета Ксч, округленный до ближайшего целого числа.

В каждом отдельном случае приходится применять какие-то конкретные методы получения требуемого коэффициента пересчета. Существует несколько методов получения счетчиков с заданным коэффициентом пересчета Ксч. Один их этих методов заключается в немедленном сбросе в “0” счетчика, установившегося в комбинацию, соответствующему числу Ксч. Его называют также методом автосброса. Рассмотрим пример реализации счетчика с Ксч=10 методом автосброса. Очевидно, что “сбрасывая” двоичный четырехразрядный счетчик на нуль каждый раз, когда он будет принимать состояние 1010, можно обеспечить”возврат” счетчика в исходное состояние после каждых десяти импульсов. Подобный прием удобно применять при использовании счетчиков в интегральном исполнении, имеющих ячейки конъюнкции (И) на входах установки в нуль, как это сделано в микросхеме К1533ИЕ5. В данном примере (рис. 3.37) организованы соединения, обеспечивающие коэффициент пересчета Ксч =10.

Читайте так же:
Как пользоваться общедомовыми счетчиками

Как следует из рис. 3.37, роль ячейки, выявляющей факт достижения кодовой комбинации 1010 на выходах счетчика, играет ячейка И, уже имеющаяся на входе сброса ИМС К1533ИЕ5.

В таблице 3.1 поясняются конфигурации соединений для получения различных коэффициентов пересчета с помощью счетчика К1533ИЕ5. Наиболее очевидные варианты получения коэффициентов (2, 4, 8, 16 ) в таблице не указаны. В графе “Соединения” таблицы указано, какие выводы микросхемы должны быть соединены между собой: например, указание 1-12 означает, что нужно соединить вывод 1 с выводом 12. В строках “Ввод” и “Выход” таблицы указаны номера выводов микросхемы, на которые следует подавать входные импульсы и с которых надлежит снимать выходные, соответственно. Следует отметить, что ИМС К1533ИЕ5 состоит из четырех счетных триггеров, один из которых имеет раздельные выводы входа и выхода, а остальные три триггера соединены последовательно по схеме асинхронного счетчика.

Синтез счетчика с произвольным коэффициентом счета. Один из методов проектирования счетчиков с заданным коэффициентом счета заключается в построении таблицы переходов, в первых столбцах которых будут отражены текущие состояния триггеров счетчика, а в последующих — следующие за ними состояния. Анализ таблицы позволяет установить те переходы, которые должны быть “сделаны” триггерами, входящими в состав счетчика. Затем с помощью управляющей таблицы соответствующего триггера находятся значения логических функций на управляющих входах триггеров, позволяющие осуществить эти переходы.

Рассмотрим пример синтеза синхронного двоично-десятичного счетчика на базе JK-триггеров. На рис. 3.38 показан граф, поясняющий последовательность переходов десятичного счетчика, в таблице 3.2 — таблица переходов.

В правой части таблицы 3.2 приведены значения входных сигналов четырех триггеров. Для поиска этих значений должны быть проанализированы реализованные переходы, а затем с помощью управляющей таблицы (см. рис. 3.15, а) определены соответствующие значения “J” и “K” входов триггеров.

На рис.3.39 приведены карты Карно для логических функций, которым должны соответствовать сигналы, присутствующие на управ-ляющих входах триггеров ( нулевые значения функций в клетки карты Карно не записаны).

После упрощения с помощью карт Карно полученные логические выражения, используемые для управления входами “J” и “К”, выглядят

Просмотр столбцов J1 и К1 в табл. 3.2 показывает, что все значения либо “

“, либо “1”. Так как безразличные состояния могут также участвовать в процессе упрощения, то все клетки карты Карно для J1 и К1 оказываются заполненными символами “

“, “1” и “ a “. Следовательно,

На рис. 3.40 показана схема двоично-десятичного синхронного счетчика.

Если счетчик из-за какой-либо неисправности окажется в одном из запрещенных (неиспользуемых) состояний, то его работа может быть прервана специальным сигналом и также может быть подан сигнал тревоги о неисправности в схеме счетчика. Обнаружить это позволяет схема, реализующая выражение, описывающее функцию неиспользуемых состояний

На рис. 3.41 показано, как эта схема используется для формирования цепи аварийной сигнализации и генерации блокирующего сигнала синхронизации.

Выражение , описывающее блокирующий сигнал синхронизации, имеет вид

Следовательно, когда fн = 1, то С’ = 0, и синхроимпульсы будут отсутствовать до тех пор, пока счетчик не выйдет из запрещенного состояния.

Из схемы формирования блокирующего сигнала синхронизации следует, что логика её функционирования ориентирована на то, чтобы исключить возможность появления неиспользуемых комбинаций выходных сигналов. Действительно, в коде числа двоично-десятичного счетчика отсутствуют комбинации 0110, 0011, следовательно, их появление свидетельствует о неиспраности системы.

Читайте так же:
Активная полная мощность потребляемая цепью напряжения счетчика

Временные диаграммы счетчика (рис. 3.40), заданного графом переходов (рис. 3.38) и таблицей переходов 3.2, приведены на рис. 3.42.

Из рис. 3.42 следует, что все изменения состояний триггеров происходят во время формирования заднего фронта положительного импульса синхронизации. На временных диаграммах выходов Q1 . . . Q4 присутствуют двоичные цифры, характеризующие текущее состояние счетчика.

Презентация Счетчики. Четырехразрядный суммирующий асинхронный двоичный счетчик

Счетчики. Четырехразрядный суммирующий асинхронный двоичный счетчик, слайд №1Счетчики. Четырехразрядный суммирующий асинхронный двоичный счетчик, слайд №2Счетчики. Четырехразрядный суммирующий асинхронный двоичный счетчик, слайд №3Счетчики. Четырехразрядный суммирующий асинхронный двоичный счетчик, слайд №4Счетчики. Четырехразрядный суммирующий асинхронный двоичный счетчик, слайд №5Счетчики. Четырехразрядный суммирующий асинхронный двоичный счетчик, слайд №6Счетчики. Четырехразрядный суммирующий асинхронный двоичный счетчик, слайд №7Счетчики. Четырехразрядный суммирующий асинхронный двоичный счетчик, слайд №8Счетчики. Четырехразрядный суммирующий асинхронный двоичный счетчик, слайд №9Счетчики. Четырехразрядный суммирующий асинхронный двоичный счетчик, слайд №10Счетчики. Четырехразрядный суммирующий асинхронный двоичный счетчик, слайд №11Счетчики. Четырехразрядный суммирующий асинхронный двоичный счетчик, слайд №12Счетчики. Четырехразрядный суммирующий асинхронный двоичный счетчик, слайд №13

 Лекция 12 Счетчики

Слайд 1

 Счетчики - это цифровые устройства, предназначенные для подсчета импульсов в импульсной последовательности и выдачи результата в виде двоичного числа. Счетчики - это цифровые устройства, предназначенные для подсчета импульсов в импульсной последовательности и выдачи результата в виде двоичного числа. По принципу действия счетчики классифицируются: - суммирующие; - вычитающие; - реверсивные. По принципу представления выходной информации: - двоичные; - десятичные; - двоично-десятичные.

Слайд 2

 По принципу синхронизации: По принципу синхронизации: - асинхронные; - синхронные. Для построения логических схем счетчиков используются любые виды триггеров. ИМС счетчиков маркируются буквенным сочетанием ИЕ, например, К155ИЕ4, К555ИЕ6, К1533ИЕ7 и т.д.

Слайд 3

 Четырехразрядный суммирующий асинхронный двоичный счетчик Разрядность счетчика определяется количеством используемых триггеров в его лог. схеме. Для построения четырехразрядного счетчика требуется 4, например JK-триггера. Для синтеза асинхронной суммирующей схемы необходимо из каждого триггера предварительно получить триггер типа Т, а затем их соединить последовательно, т.е. прямой выход каждого триггера соединить со счетным входом каждого последующего.

Слайд 4

Счетчики. Четырехразрядный суммирующий асинхронный двоичный счетчик, слайд №5

Слайд 5

Счетчики. Четырехразрядный суммирующий асинхронный двоичный счетчик, слайд №6

Слайд 6

 Выводы с приходом каждого импульса, в момент его заднего фронта число на выходах увеличивается на единицу; бесконечно долго счетчик считать не может, на пятнадцатом импульсе на выходах устанавливается максимально возможное состояние -1111; на шестнадцатом импульсе на выходах устанавливается исходное состояние 0000; на семнадцатом импульсе выходное состояние счетчика совпадает с состоянием установившемся после первого импульса, т.е. счет начинается заново и счетчик работает циклично; каждый триггер делит частоту входной импульсной последовательности f в два раза. Поэтому счетчики еще называют счетчиками-делителями частоты.

Слайд 7

 Недостатки Низкое быстродействие; Формирование на выходах промежуточных комбинаций, которые могут дать ложные срабатывания в схеме, следующей за счетчиком.

Слайд 8

 Четырехразрядный суммирующий синхронный двоичный счетчик В синхронных счетчиках все триггеры переключаются одновременно в следующее состояние, счетный импульс поступает одновременно на их счетные входы, соединенные параллельно и триггеры не образуют последовательного соединения между собой.

Слайд 9

Счетчики. Четырехразрядный суммирующий асинхронный двоичный счетчик, слайд №10

Слайд 10

 Вычитающие и реверсивные счетчики В вычитающем счетчике поступление на вход очередного импульса вызывает уменьшение хранившегося в счетчике числа на единицу. Вычитающие счетчики ничем не отличаются от суммирующих, однако в качестве выходов у них используются инверсные выходы. Исходному состоянию такого счетчика будет соответствовать комбинация 1111, с приходом каждого счетного импульса оно будет уменьшаться на единицу. Реверсивный счетчик - счетчик, допускающий в процессе работы переключение из режима суммирования в режим вычитания. Для переключения режимов в схемах используется дополнительная логика.

Слайд 11

 Ограничение циклического коэффициента При использовании ИМС счетчиков в различных устройствах не всегда требуется циклический коэффициент, равный 15. Часто требуется его меньшее значение, для чего необходимо коэффициент ограничивать до какого-либо меньшего значения.

Слайд 12

 УГО двоичного четырехразрядного счетчика, имеющего N = 15. ИМС имеет вход R, предназначенный для обнуления выходов (сброс) и поскольку он прямой, обнуление производится уровнем лог.1. УГО двоичного четырехразрядного счетчика, имеющего N = 15. ИМС имеет вход R, предназначенный для обнуления выходов (сброс) и поскольку он прямой, обнуление производится уровнем лог.1.

Слайд 13

РУССКАЯ ВЕРОЯТНОСТНАЯ ЛОГИКА

Существует несколько методов синтеза счётчиков. Рассмотрим два из них.

4.1 Синтез счётчиков с использованием установочных входов.

Суть этого метода заключается в том, что для построения счётчика с коэффициентом деления К используется n-разрядный двоичный счётчик (n=Ilog 2 KC), охваченный обратной связью, которая формируется с помощью сборки двоичного кода К и подаётся на установочные входы обнуления. Например, для построения счётчика с К=10 необходимо использовать 4-х разрядный двоичный счётчик, а на установочные R-входы подать набор (сборку) — Q 4 Q 3 ’Q 2 Q 1 ’. Реализация этого счётчика изображена на рисунке.

Синхронный двоичный счётчик.

На схеме этого рисунка и в дальнейшем на все незадействованные входы микросхем подавать постоянный потенциал логической 1.

Реализация асинхронного счётчика с К=10 на базе ИС 133ИЕ5 представлена на следующем рисунке. В этой схеме кроме сборки используется так называемый триггер-защёлка. Рекомендуется использовать его для надёжного обнуления и для повышения помехозащищённости счётчика. В силу того, что при данном методе синтеза используется лишь часть состояний двоичного счётчика, сборка может быть отминимизирована. Например, для счётчика с К=10 сборка соответствует Q 4 Q 2 , для счётчика с К=9 — Q 4 Q 1, с К=12 — Q 4 Q 3 , с К=11 — Q 4 Q 2 Q 1 .

Схема десятичного счётчика на базе двоичного.

Синтез многоразрядных счётчиков на базе стандартных ИС имеет некоторую специфику. При использовании 533ИЕ2(133ИЕ2) коэффициент деления представляется в двоично-десятичном коде и на его основе формируются обратные связи. Например, для К = 125 получаем 2/10 – код, равный 100100101. Это соответствует установочной функции Q 1 Q 3 Q 6 Q 9 . Для счётчика 533ИЕ4(133ИЕ4) необходимо представить коэффициент деления в 2/12 – коде с учётом специфики реализации архитектуры этой ИС. Синтез счётчика на базе ИС 533ИЕ5(133ИЕ5) наиболее прост: достаточно представить коэффициент деления в двоичном коде, чтобы получить установочную функцию.

Выводы и рекомендации

Счётчики, реализованные с использованием установочных входов, обладают следующими недостатками:

1) низкая помехозащищённость по цепи обратной связи: если помеха вызовет сбой в этой цепи, то счётчик преждевременно обнулится;

2) при синхронной реализации из-за разброса параметров отдельных триггеров возможно появление ложных комбинаций, которые приведут к преждевременному обнулению счётчика (например, при переходе от кода 0111 к коду 1000 возможно кратковременное появление кода 1010, что приводит к обнулению счётчика с К=10).

Неоспоримым преимуществом таких счётчиков является их простота. Рекомендуется применение их при построении счётчиков с переменным К, а также при синтезе синхронизаторов без жёсткой привязки фронтов импульсных последовательностей.

а) Построить асинхронные делители частоты с использованием установочных входов :

5-1) К=12 на 533ИЕ5

5-2) К=8 на 533ИЕ2

5-3) К=80 на 533ИЕ2

б) Построить синхронные делители частоты с использованием установочных входов :

5-4) К=80 на JK-триггерах 533ТВ1

5-5) К=24 на JK-триггерах 134ТВ3.

4.2 Синтез счётчиков с использованием управляющих входов.

Этот метод основан на использовании таблицы входов элементов памяти, которая может быть получена из таблицы переходов. По таблице входов можно определить, какие сигналы необходимо подать на управляющие входы, чтобы перевести элемент памяти из одного состояния в другое. Построим таблицу входов для JK-триггера.

Из таблицы переходов следует, что для перевода триггера из состояния 0 в состояние 0 на JK-входы необходимо подать JK=00 или JK=01, т.е. для осуществления этого перехода состояние управляющего входа К безразлично. Условно операцию определения функций возбуждения для реализации перехода триггера из состояния 0 в состояние 0 можно записать так :

Для перевода JK-триггера из состояния 0 в состояние 1 на JK-входы необходимо подать комбинацию

голоса
Рейтинг статьи
Ссылка на основную публикацию
Adblock
detector